復(fù)旦大學(xué)(微電子)半導(dǎo)體器件第八章mosfe(文件)
【正文】 縮小規(guī)則 ? 集成電路技術(shù)的發(fā)展縮小器件和電路的尺寸，為了降低成本和縮短設(shè)計(jì)時(shí)間通常對(duì) MOSFET采用按比例縮小規(guī)則。與此同時(shí)由于寄生電容沒有減少和互連電阻增加會(huì)使延遲時(shí)間增加。 亞閾值特性 溝道長度調(diào)制效應(yīng) ? 溝道長度調(diào)制效應(yīng)會(huì)導(dǎo)致飽和電流區(qū)伏安特性傾斜。 ?n = 550 ~ 950 cm2/V?s ?p = 150 ~ 250 cm2/V?s ?n/?p=2~4 體電荷效 ? 前面給出 MOSFET特性公式： ? ? ?????? ??? 221 DSDSTGSnoxDS VVVVLWCI ? 在該公式中認(rèn)為溝道中耗盡層寬度是不變的，實(shí)際上由于漏端和源端存在電勢差，溝道的寬度當(dāng)然也不一樣，考慮到這個(gè)因素以后必須計(jì)入溝道體電荷變化部分對(duì)閾值電壓的貢獻(xiàn)。 ? 當(dāng)上端接正時(shí)中間的 PN結(jié)是反向的，而上端接負(fù)時(shí)上下兩個(gè) PN結(jié)都是反向的，因此可以認(rèn)為它們處于截至狀態(tài)。 ? 解決的辦法是：在設(shè)計(jì)結(jié)構(gòu)上盡量減少寄生晶體管電流增益或采用 SOI工藝消除寄生晶體管。 ? 畫 CMOS結(jié)構(gòu)的示意圖。 重點(diǎn)內(nèi)容 ? 閾值電壓的控制的主要途徑 ? 跨導(dǎo)的表達(dá)式 ? 高頻的表達(dá)式及提高頻率特性的途徑 ? 決定開關(guān)特性的因素 ? 幾種倒相器的比較 習(xí)題 ? 寫出增強(qiáng)型 NMOSFET的閾值電壓公式。 ? 如果由于電壓波動(dòng)或輻射效應(yīng)使兩端電壓瞬時(shí)超過擊穿電壓，那么該結(jié)構(gòu)將被觸發(fā)導(dǎo)通，這時(shí)電流很大。 ? NPNP結(jié)構(gòu)可以看作由 PNP和 NPN兩個(gè)晶體管的復(fù)合結(jié)構(gòu)。 ? 通常硅表面的電子和空穴的遷移率約為： ? 垂直表面的電場越強(qiáng)表面遷移率越小。 2o 漏端速度飽和效應(yīng)； 9o CMOS閉鎖效應(yīng)； 亞閾值效應(yīng) ? 回憶我們前面假設(shè)表面呈現(xiàn)強(qiáng)反型時(shí) MOSFET溝道開始形成，源、漏之間開始導(dǎo)通。這時(shí)在縮小器件尺寸時(shí)提高了器件的工作速度和集成度而溝道內(nèi)的電場保持不變。它的要求是：低功耗、高速度、充分利用電源電壓得到大的輸出擺幅。 VDS ? Ey ? 當(dāng) Ey ? Ec 時(shí)，溝道擊穿 電子：溝道 ? D 溝道 ? SiO2 空穴：溝道 ? B (3) 漏源勢壘穿通 n+ n+ pSi VGS VDS S B E(x) x 0 L DsAPT VLqNV ???22擴(kuò)散勢 V D MOSFET 的柵擊穿 SiO2 擊穿電場 Ec = (5~10)?106 V/cm Eg. Cox = 1 pF， tox = 100 nm， Q = (5~10)?10?11 C V / c m 105 6???oxoxox CtQE ? n+ n+ pSi G D n+ S 柵擊穿！ 齊納二極管 （隧道二極管） dtdVC GDGDdtdVC GSGSMOSFET 的電容 n+ n+ … … G S D
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1