【正文】 d to other ASIC gate array, it has a short development cycle, low manufacturing cost, advanced development tool, standard product without testing, stable quality and realtime online detection etc., so here is based on the FPGA of SSB modulation. First of all, the use of MATLAB programming, set the frequency modulation signal, the carrier frequency, amplitude is 1, the simulation to be modulated signal waveform and power spectrum, are pared with the modulation signal, observe the modulation effect. And then Simulink is used to filter and phase shift method of two kinds of modulation methods for modeling and simulation, by observing the simulation waveform, modulation effect of final phase shift method is superior to the filtering method. Finally, the RTL code and simulation files to the low layer design of VHDL adapter and prehensive, piled simulation. Keywords: single sideband。而在載波調(diào)制技術(shù)中，單邊帶調(diào)制的方法有很多優(yōu)點(diǎn)，比如：占用帶寬小和功耗低等，但是在傳統(tǒng)的通信技術(shù)中，因?yàn)闉V波器設(shè)計(jì)實(shí)現(xiàn)起來比較困難，單邊帶調(diào)制技術(shù)在現(xiàn)在仍舊沒有廣泛應(yīng)用于通信系統(tǒng)中。數(shù)字信號(hào)處理平臺(tái)的實(shí)現(xiàn)方案，主要是基于FPGA+DSP 的結(jié) 構(gòu)來實(shí)現(xiàn)高速數(shù)字信號(hào)處理。 國內(nèi)外研究現(xiàn)狀 近年來，人們對(duì)單邊帶調(diào)制也進(jìn)行了更廣泛的研究，合 肥電子工程學(xué)院在 2020年發(fā)表了《基于 System View 的單邊帶調(diào)制解調(diào)系統(tǒng)》，但只是用了傳統(tǒng)模擬方法實(shí)現(xiàn)的；西安電子科技大學(xué)在 2020 年提出了《一種單邊帶調(diào)制 /解調(diào)的新方法》，采用的方式是數(shù)字信號(hào)處理，這一處理方法突破了傳統(tǒng)的模擬調(diào)制解調(diào)方法，為以后單邊帶調(diào)制系統(tǒng)的發(fā)展奠定了基礎(chǔ)；海洋工程大學(xué)的尹敬湘等人在 2020 年提出的《數(shù)字式單邊帶調(diào)制的關(guān)鍵與實(shí)現(xiàn)方法》提到的方法是單邊帶調(diào)制中的正交調(diào)制以及內(nèi)插等技術(shù)； 2020 年，南京某部隊(duì)的《基于 FPGA 的載波系統(tǒng)調(diào)制》，提到了本文要設(shè)計(jì)的課題：基于 FPGA 的單 邊帶調(diào)制，發(fā)展的時(shí)間僅僅只有 4 年，所以在 FPGA 進(jìn)行單邊帶調(diào)制方面還是有很大的發(fā)展空間的。在通過前面系統(tǒng)仿真的基礎(chǔ)上，提出了具體可行的 FPGA 實(shí)現(xiàn)方法。如果要控制的參數(shù)是高頻振蕩的振幅，說這種調(diào)制為幅度調(diào)制，簡稱調(diào)幅；如果要控制的參數(shù)是頻率或高頻振蕩的相位，說這種調(diào)制為頻率調(diào)制和相位調(diào)制，簡稱頻率或相位調(diào)制（ FM 和 PM 并稱為角度調(diào)制）。幅度調(diào)制在中、短波廣播和通信中使用甚多。調(diào)幅波的頻率仍是載波頻率，調(diào)幅波包絡(luò)的形狀反映調(diào)制信號(hào)的波形。調(diào)頻波的振幅保持不變，調(diào)頻波的瞬時(shí)頻率偏離載波頻率的量與調(diào)制信號(hào)的瞬時(shí)值成比例。調(diào)制波稱為相位調(diào)制波。在模擬調(diào)制方法中的調(diào)制波的頻譜中，除在外的載波頻率兩側(cè)的載波分量外， 在載波頻率兩旁還各有一個(gè)頻帶，因調(diào)制而產(chǎn)生的各頻率分量就落在這兩個(gè)頻帶之內(nèi)。單邊帶通信濾波器，相移法或相移濾波方法一個(gè)邊帶調(diào)幅波，這種調(diào)制方法稱為單邊帶調(diào)制（ SSB）。調(diào)制音頻幅度變化了，載波幅度也會(huì)跟隨著變化，這就是調(diào)幅波的調(diào)制方式。而這兩個(gè)信號(hào)所包含的信息又相同 ,因此只要傳送一個(gè)邊帶信號(hào)，所要傳送信號(hào)的全部信息也就傳送了。這種方式稱為單邊帶調(diào)制。常見的調(diào)幅（ AM）、雙邊帶（ DSB）、殘留邊帶（ VSB）等調(diào)制就是幅度調(diào)制的幾種典型的實(shí)例。 5 3 Matlab/Simulink 的 SSB 系統(tǒng)的設(shè)計(jì) 軟 件簡介 MATLAB 是美國 MathWorks 公司出品的商業(yè)數(shù)學(xué)軟件，用于算法開發(fā)、數(shù)據(jù)可視化、數(shù)據(jù)分析以及數(shù)值計(jì)算的高級(jí)技術(shù)計(jì)算語言和交互式環(huán)境，主要包括 MATLAB和 Simulink 兩大部分。 Matlab 是由美國 mathworks 公司發(fā)布的主要面對(duì)科學(xué)計(jì)算、可視化以及交互式程序設(shè)計(jì)的高科技計(jì)算環(huán)境。 基帶信號(hào)與載波信號(hào)相乘得到雙邊帶信號(hào)，雙邊帶信號(hào)時(shí)域表達(dá)式如下： ? ? ? ? ? ?c o s c o s ( 3 1 )D S B c cu t U w t U w t? ? ? ? ? ? ? 雙邊帶信號(hào)經(jīng)過一個(gè)濾波器，可以得到單邊帶信號(hào)。實(shí)現(xiàn)濾波器的難易與過渡帶相對(duì)于載波的歸一化值有關(guān)，過渡帶的歸一化值愈小，分割上、下邊帶的濾波器就愈難于實(shí)現(xiàn) [4]。 濾波法設(shè)計(jì) Simulink 建模仿真 Matlab 的 Simulink 環(huán)境具有強(qiáng)大的圖形化仿真驗(yàn)證功能。 DSPbuilder 是 Altera 推出的一個(gè) DSP 開發(fā)工具，它在 QuartusⅡ FPGA 設(shè)計(jì)環(huán)境中集成了 Mathworks 的 Matlab 和 simulinkDSP 開發(fā)軟件 [2]。 用 DSP Builder 模塊設(shè)計(jì)好一個(gè)新的模型后，可以直接在 Simulink 中進(jìn)行算法級(jí)、系統(tǒng)級(jí)仿真驗(yàn)證。使用 Matlab 的 Simulink 工具對(duì)理論上的單邊帶調(diào)制系統(tǒng)進(jìn)行了建模。所以本文選用占用資源較少的希爾伯特（ Hilbert）正交變換 [6]的方法實(shí)現(xiàn) SSB調(diào)制系統(tǒng)。希爾伯特變換可以提供90176。兩種方法對(duì)濾對(duì)器的苛刻要求都只能在一定條件下近似滿足，不可能嚴(yán) 格實(shí)現(xiàn)。對(duì)于 Matlab 來說，作為濾波器設(shè)計(jì)的基礎(chǔ)軟件 , 不僅能夠快速有效地進(jìn)行希爾伯特變換器的設(shè)計(jì)，實(shí)現(xiàn)分析仿真和最優(yōu)化 , 并且還可以直接計(jì)算出 希爾伯特變換器的系數(shù) , 加之 Matlab 還具有強(qiáng)大的接口功能 , 為后面的設(shè)計(jì)也提供了很大方便。 兩路相乘結(jié)果相減時(shí)得到上邊帶信號(hào)，相加時(shí)則得到下邊帶信號(hào)。 相移法 SSB 調(diào)制系統(tǒng) Matlab 進(jìn)行編程設(shè)計(jì)仿真如圖 310： 2sF 13 0 0 . 5 1 1 . 5 2505調(diào)制信號(hào)波形 2 0 0 2000 . 10 . 20 . 30 . 4調(diào)制信號(hào)功率譜f ( K H z )Pr(f) (w)0 0 . 5 1 1 . 5 2 2 0020SSB 調(diào)制信號(hào)波形 1 0 0 5 0 0 50 10000 . 511 . 522 . 5SSB 調(diào)制信號(hào)功率譜f ( K H z )Pr(f) (w) 圖 310 相移法 SSB 調(diào)制 Matlab 編程設(shè)計(jì)仿真 由圖 310 可以看出， SSB 調(diào)制信號(hào)的包絡(luò)與調(diào)制信號(hào)不呈比例，在頻譜圖中，SSB 調(diào)制信號(hào)截止特性非常好，達(dá)到了銳截止 特性。從濾波法和相移法來看，最終相移法的調(diào)制效果要好于濾波法。 FPGA 的基本特點(diǎn)主要有： （ 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)就能得到合用的芯片； （ 2） FPGA 可做其他全定制或半定制 ASIC 電路的試樣片： （ 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳； （ 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一； （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 17 系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里了。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于 ASIC 的芯片上?？删幊踢壿嬓酒瑑?nèi)的組件門數(shù)高，一片 FPGA 可代替幾十片乃至上百片中小規(guī)模的數(shù)字集成電路芯片。 （ 3）工作速度快 FPGA/CPLD 器件的工作速度快，一般可以達(dá)到幾百兆赫茲，遠(yuǎn)遠(yuǎn)大于 DSP 器件。設(shè)計(jì)輸入的另外一個(gè)重要技能是學(xué)會(huì)使用 FPGA 廠商提供的設(shè)計(jì)庫，里面有大量可根據(jù)應(yīng)用定制的專門單元，如 FIFO 、 SRAM 、差分 IO 、 DLL 等。驗(yàn)證的最基本方法是仿真。對(duì)于一些小的設(shè)計(jì)，主要是肉眼觀察仿真結(jié)果是否與預(yù)期相符，對(duì)于一個(gè)復(fù)雜的大設(shè)計(jì)，要首先驗(yàn)證每一個(gè)子模塊的功能正確性，對(duì)于整個(gè)大設(shè)計(jì)，要使用工具對(duì)比參考設(shè)計(jì)比如基于 C 語言的參考設(shè)計(jì)在同樣的激勵(lì)下產(chǎn)生的輸出與 RTL 的輸出是否相同 。綜合工具實(shí)現(xiàn)從 HDL 語言到門級(jí)網(wǎng)表的生成 。布局布線更具體的包括門級(jí)網(wǎng)表到 FPGA 基本單元的轉(zhuǎn)換（ Xilinx 稱作 Translate ， Altera 稱作 Map ）和實(shí)際的布 局布線（ Xilinx 稱作 PAR， Altera 稱作 Fit ）。如果你的板子是買來的開發(fā)板，在開發(fā)板的資料中通常會(huì)包括原理圖。 設(shè)計(jì)開始需利用 EDA 工具的文本或圖形編輯器將設(shè)計(jì)者的設(shè)計(jì)意圖用文本方式(如 VHDL 程序 )或圖形方式 (原理圖、狀態(tài)圖等 )表達(dá)出來。設(shè)計(jì)的第三步是綜合，將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤，這是軟件化為硬電路的關(guān)鍵步驟。時(shí)序仿真中應(yīng)將布局布線后的時(shí)延文件反標(biāo)到設(shè)計(jì)中，使仿真包含門時(shí)延以及線時(shí)延的信息。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。同時(shí)，自動(dòng)的錯(cuò)誤定位、完備的錯(cuò)誤 和警告信息，使設(shè)計(jì)修改變得簡單容易。 （ 2）新建文件。 20 圖 42 新建工程 圖 43 新建工程向?qū)? 21 圖 44 工程路徑 圖 45 新建文件 22 圖 46 編譯 轉(zhuǎn)換為 VHDL 語言并綜合 隨著 EDA 技術(shù)的 快速 發(fā)展和 在其 應(yīng)用領(lǐng)域 中 的擴(kuò)大和深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制 以 及計(jì)算機(jī)應(yīng)用等領(lǐng)域 也得到 越來越廣泛 的應(yīng)用。 硬件描述語言 (Very High Speed Integrated Circuit Hardware Description Language, VHDL)是一種計(jì)算機(jī)語言， 是用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言， 包括系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門級(jí)等多個(gè)設(shè)計(jì)層次，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，因此 VHDL 基本上是覆蓋了以往各種硬件描述語言的功能。修改工藝與修改電路相互之間不會(huì)產(chǎn)生不良影響，這使硬件實(shí)現(xiàn)的目標(biāo)器件有很寬的選擇范圍。設(shè)計(jì)的主要仿真和調(diào)試過程都是在高層次上完成的，這就達(dá)達(dá)提高了設(shè)計(jì)的效率。在傳統(tǒng)的硬件電路設(shè)計(jì)中，電路原理圖是設(shè)計(jì)的主要文件，但是采用 VHDL 語言設(shè)計(jì)系統(tǒng)硬件電路時(shí)設(shè)計(jì)的主要文件則是 VHDL 語言編寫的源程序了。 所以本次設(shè)計(jì)采用利用 VHDL 語言的數(shù)字系統(tǒng)設(shè)計(jì)方法。當(dāng)設(shè)置好 Device 和 Synthesis 后，右側(cè)的硬件編譯部分就會(huì)列出一個(gè)操作流程，如圖 47所示。用信號(hào)發(fā)生器產(chǎn)生所要求的兩個(gè)不同頻率的正弦信號(hào)，然后就可以在示波器上看到濾波以后的結(jié)果，當(dāng)需要設(shè)計(jì)不同的濾波器電路時(shí)，到時(shí)候僅需要修改 FIR 濾波模型文件就可以了，這樣就不用進(jìn)行 VHDL 語言的編程，而且也便于進(jìn)行調(diào)整，給設(shè)計(jì)帶來很大方便。在 Quartus II 項(xiàng)目文件編譯成功后進(jìn)行仿真工具設(shè)置，如圖 48： 25 圖 48 仿真工具設(shè)置 圖 49 啟動(dòng)仿真 26 圖 410 自啟動(dòng) Modelsim 設(shè)置輸入輸出信號(hào)均為模擬形式，自啟動(dòng) Modelsim 后，進(jìn)行編譯成功后，出現(xiàn)如圖 411 所示的仿真波形： 圖 411 Modelsim 環(huán)境下的仿真波形 進(jìn)入 Modelsim軟件環(huán)境，設(shè)置路徑，然后點(diǎn)擊 Tools→Exacute Macro ，選擇 27 文件，運(yùn)行成功即可以進(jìn)行 Stimulation。所以 f0 的大小為 ，這里選擇 和 10MHz[14]。由于該設(shè)計(jì)涉及算法及模擬信號(hào)處理，所以無法單純的利用 QuartusⅡ 來完成整個(gè)設(shè)計(jì)，在這里采用 Matlab直接編程仿真， DSP Builder建模，仿真再將其轉(zhuǎn)化為 VHDL， 這樣就可以利用 QuartusⅡ 綜合、仿真、適配、編程。 通過這次設(shè)計(jì)，不僅