【總結(jié)】1編號:虛擬技術(shù)與儀器課程設(shè)計題目名稱:基于LabVIEW的電子時鐘設(shè)計專業(yè)班級:學(xué)生姓名:學(xué)號:指導(dǎo)教師:
2025-06-19 02:51
【總結(jié)】班級09521學(xué)號09521033本科畢業(yè)設(shè)計論文題目基于單片機的時鐘系統(tǒng)設(shè)計學(xué)院
2025-06-27 22:41
【總結(jié)】畢業(yè)設(shè)計(論文)基于單片機數(shù)字時鐘的設(shè)計I基于單片機數(shù)字時鐘的設(shè)計摘要:本文介紹了多功能數(shù)字時鐘的系統(tǒng)設(shè)計。系統(tǒng)具有時間設(shè)置及顯示、鬧鐘等功能。系統(tǒng)以AT89S52為核心,主要進行基于AT89S52低功耗MCU的字符型數(shù)字時鐘及其系統(tǒng)的研究。系統(tǒng)帶有液晶顯示器,配合按鍵提供友好的用戶界面,操作簡單,該數(shù)字時鐘
2025-11-28 09:26
【總結(jié)】畢業(yè)設(shè)計專業(yè):班級學(xué)號:學(xué)生姓名:指導(dǎo)教師:年月基于AT89S52的LED點陣系統(tǒng)的設(shè)計與實現(xiàn)Th
2025-07-10 12:46
【總結(jié)】i本科生畢業(yè)論文基于單片機的LCD時鐘的設(shè)計THEDESIGNOFLCDCLOCKBASEDONSINGLE-CHIPMICROCOMPUTER系別:
2025-11-08 21:32
【總結(jié)】班級09521學(xué)號09521033本科畢業(yè)設(shè)計論文題目基于單片機的時鐘系統(tǒng)設(shè)計
2025-08-20 11:14
【總結(jié)】基于VHDL的數(shù)字電子時鐘的設(shè)計目錄基于VHDL的數(shù)字電子時鐘的設(shè)計 1目錄 1摘要 2引言 2一、設(shè)計分析 3設(shè)計要求 3性能指標及功能設(shè)計性能指標 3二、設(shè)計方案 3三、設(shè)計環(huán)境 4硬件設(shè)計環(huán)境 4可編程器件EP2C5Q208C8N及開發(fā)板系統(tǒng) 564位的計算機一臺 5軟件設(shè)計環(huán)境 5
2025-06-26 12:33
【總結(jié)】畢業(yè)設(shè)計專業(yè):班級學(xué)號:學(xué)生姓名:指導(dǎo)教師:年月基于AT89S52的LED點陣系統(tǒng)的設(shè)計與實現(xiàn)ThedesignandimplementofLEDdopmatrixsystembasedo
2025-06-18 17:00
【總結(jié)】畢業(yè)設(shè)計說明書第I頁基于Multisim的數(shù)字時鐘的設(shè)計及仿真摘要隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展,開創(chuàng)了利用“虛擬儀器”、“虛擬器件”在計算機上進行電子電路設(shè)計和實驗的新方法。Multisim就是一種能夠運用這種新方法的軟件,因它直觀、便捷的特點使其在電子設(shè)計中具有廣泛的
2025-11-27 01:21
【總結(jié)】基于FPGA的多功能時鐘設(shè)計報告專業(yè):空間信息與數(shù)字技術(shù)班級:學(xué)號:姓名:通信工程學(xué)院2013年11月目錄摘要................................................................................3設(shè)計內(nèi)容及要
2026-01-09 14:37
【總結(jié)】基于FPGA的多功能時鐘設(shè)計報告專業(yè):空間信息與數(shù)字技術(shù)班級:學(xué)號:姓名:通信工程學(xué)院2021年11月-1-
2025-06-03 08:13
【總結(jié)】-I-設(shè)計(論文)題目:基于FPGA的數(shù)字時鐘設(shè)計-II-畢業(yè)設(shè)計(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(論文),是我個人在指導(dǎo)教師的指導(dǎo)下進行的研究工作及取得的成果。盡我所知,除文中特別加以標注和致謝的地方外,不包含其他
2025-06-22 01:05
【總結(jié)】基于FPGA的數(shù)字時鐘設(shè)計畢業(yè)設(shè)計論文:基于FPGA的數(shù)字時鐘設(shè)計II基于FPGA的數(shù)字時鐘設(shè)計目錄摘要1Abstract2第一章緒論1.2第二章編程軟件及語言介紹ersI編程環(huán)境介紹.菜單欄目錄畢業(yè)設(shè)計論文:基于FPGA的數(shù)字時鐘設(shè)計IIIII基于FPGA的數(shù)字時鐘設(shè)計目錄摘要1Abstract2
2025-11-24 17:53
【總結(jié)】信息與控制工程學(xué)院硬件課程設(shè)計說明書基于FPGA的數(shù)字時鐘設(shè)計學(xué)生學(xué)號:學(xué)生姓名:專業(yè)班級:測控0801班指導(dǎo)教師:職稱:教授
2025-11-01 09:47
【總結(jié)】摘要本設(shè)計為一個多功能的數(shù)字時鐘,具有時、分、秒計數(shù)顯示功能,以24小時循環(huán)計數(shù);具有校對功能。本設(shè)計采用EDA技術(shù),以硬件描述語言VerilogHDL為系統(tǒng)邏輯描述語言設(shè)計文件,在QUARTUSII工具軟件環(huán)境下,采用自頂向下的設(shè)計方法,由各個基本模塊共同構(gòu)建了一個基于FPGA的數(shù)字鐘。系統(tǒng)由時鐘模塊、控制模塊、計時模塊、
2025-02-26 09:22