【正文】 環(huán)占用面積較大，影響集成的提高。 可以看出， CMOS 電路的靜態(tài) 功耗極低，動態(tài)功耗比例于工作頻率。四機部主持的全國 CMOS電路品種優(yōu)選和聯(lián)合設(shè)計定型工作，更加促進了 CMOS電路的發(fā)展。 為了進一步提高 CMOS 電路的集成度，各廠家也正從事一些新工藝方案和新線路形式的研究。電源電壓的花園也由 3~18 伏擴大到 3~20 伏?？梢钥闯觯?CMOS 電路至今仍然保持著蓬勃發(fā)展的趨勢。例如 1973年在美國半導(dǎo)體通用邏輯電路的生產(chǎn)中， CMOS 電路僅占第四位，次于 TTL 電路，ECL 電路和 DTL 電路。所以直到六十年代末期才由美國無線電公司生產(chǎn)出 CMOS 集成電路供應(yīng)市場。指出這樣的邏輯電路具有極低的靜態(tài)功耗，高的輸入阻抗和較快的工作速度。他們發(fā)表了題為“使用場效應(yīng)金屬氧化物半導(dǎo)體三極管的毫微瓦邏輯”的文章。 M。大家知道，半導(dǎo)體概念雖然早在三十年代初期就已經(jīng)提了出來。一個優(yōu)秀的掩模版圖設(shè)計者對于開發(fā)超性能的集成電路是極其關(guān)鍵的。而計算機類、消費類、網(wǎng)絡(luò)通信類三大領(lǐng)域占中國集成電路市場的 %。中國集成電路產(chǎn)業(yè)已經(jīng)成為全球半 導(dǎo)體產(chǎn)業(yè)關(guān)注的焦點，即使在全球半導(dǎo)體產(chǎn)業(yè)陷入有史以來程度最嚴重的低迷階段時，中國集成電路市場仍保持了兩位數(shù)的年增長率，憑借巨大的市場需求、較低的生產(chǎn)成本、豐富的人力資源，以及經(jīng)濟的穩(wěn)定發(fā)展和寬松的政策環(huán)境等眾多優(yōu)勢條件，以京津唐地區(qū)、長江三角洲地區(qū)和珠成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 4 江三角洲地區(qū)為代表的產(chǎn)業(yè)基地迅速發(fā)展壯大，制造業(yè)、設(shè)計業(yè)和封裝業(yè)等集成電路產(chǎn)業(yè)各環(huán)節(jié)逐步完善。并對 PMOS、 NMOS、 CMOS 運算放大器版圖、設(shè)計規(guī)則做了詳細的分析。 設(shè)計規(guī)則 ................................................................21 167。 Pspice 軟件介紹 ....................................................8 Pspice 運行環(huán)境 .........................................12 Pspice 功能簡介 .........................................12 167。成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 1 目 錄 摘要 ..........................................................................................3 第一章 引言 ..........................................................................3 167。 CMOS 運算放大器電路圖的制作 ......................14 167。 集成電路版圖設(shè)計 ................................................24 PMOS 版圖設(shè)計 .........................................24 NMOS 版圖設(shè)計 .........................................27 CMOS 運算放大器版圖設(shè)計 .....................27 優(yōu)化設(shè)計 .......................................................32 第四章 仿真 ...........................................................................40 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 2 167。通過設(shè)計規(guī)則檢查（ DRC）和版圖與原理圖對照（ LVS）表明，此方案已基本達到了集成電路工藝的要 求。 2021年中國集成電路市場銷售額為 億元，同比增長 %。 目前，中國集成電路產(chǎn)業(yè)已經(jīng)形成了 IC設(shè)計、制造、封裝測試三業(yè)及支撐配套業(yè)共同發(fā)展的較為完善的產(chǎn)業(yè)鏈格局，隨著 IC設(shè)計和芯片制造行業(yè)的迅猛發(fā)展，國內(nèi)集成電路價值鏈格局繼續(xù)改變，其總體趨勢是設(shè)計業(yè)和芯片制造業(yè)所占比例迅速上 升。 集成電路掩模版圖設(shè)計是一門技術(shù)，它需要設(shè)計者具有電路系統(tǒng)原理與工藝制造方面的基礎(chǔ)知識。但是由于當時對半導(dǎo)體表面的認識不足和實際工藝控制不良，所以真正的場效應(yīng)器件一直未能付諸實現(xiàn)。 Wanlass）和薩（ C。他們的工作表明，采用硅平面工藝制成的一對增強的 P溝道和 N溝道互補 MOS場效應(yīng)晶體管可以組成一個基本倒相器具。同時還指出用互補電路形式組成其他邏輯電路，如或非門、置位復(fù)位觸發(fā)器的可能性。 成都電子機械 高等專科學(xué)校畢業(yè)論文（設(shè)計） 6 一旦 CMOS 集成電路在電子領(lǐng)域中嶄露頭角，由于它本身的優(yōu)異性能，立刻受到人們的極大重視，發(fā)展極為迅速。但是 自 1975 年以來，它就大大地超過了 ECL 和 DTL 電路而躍居第二位。 幾年來 CMOS 電路的品種和參量指標也不斷提高。美國國家半導(dǎo)體公司 生產(chǎn)了 74C 系列的 CMOS 電路產(chǎn)品，它是與是 TTL 電路的 7400 系列具有相同的管腳排列，因而可以直接取代之。例如美國無線電公司的閉合 CMOS 邏輯（ C2L），菲利浦公司應(yīng)用局部氧化 工藝于 CMOS 電路（ Locmos） , 都可以大大減小隔離面積，使集成度進一提高。目前生產(chǎn)的單位已經(jīng)普及全國，品種也大為增加。其邏成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 8 輯擺幅大，抗干擾能力很強，特別適宜于噪音環(huán)境惡劣 條件下工作。圖 1。故初期發(fā)展的 CMOS 電路大多局限應(yīng)用于功耗的特殊領(lǐng)域中，如一 般電子儀器和電子手表等。模擬電路中的電路分析、 數(shù)字電路中的邏輯模擬，甚至是印制電路板、集成電路版圖等等都開始采用計算機輔助工具來加快設(shè)計效率，提高設(shè)計成功率。如今，隨著 Windows95/98 及 NT 操作系統(tǒng)的出現(xiàn)，一些更方便、快捷的電路設(shè)計軟件應(yīng)運而生。 Spice(Simulation Program with Integrated Circuit Emphasis)是由美國加州大學(xué)伯克利分校開發(fā)的電路仿真程序，它在眾多的計算機輔助設(shè)計工具軟件中，是精度最高、最受歡迎的軟件工具。 1998 年著名的 EDA 商業(yè)軟件開發(fā)商 OrCAD 公司與 Microsim 公司正式合并，自此 Microsim 公司的 PSpice 產(chǎn)品正式并入 OrCAD 公司的商業(yè) EDA 系統(tǒng)中 ,成為 OrCAD/PSpice。與印制版設(shè)計軟件配合使用，還可實現(xiàn)電子設(shè)計自動化。在大學(xué)里，它是工科類學(xué)生必會的分析與設(shè)計電路工具；在公司里，它是產(chǎn)品從設(shè)計、實驗到定型過程中不可缺少的設(shè)計工具。 PSpice 的優(yōu)越性 電路設(shè)計軟件有很多，它們各有特色。PSpice 6． 0 以上版本全部采用菜單式結(jié)構(gòu)，只要熟悉 Windows 操作系統(tǒng)就很容易學(xué)，利用鼠標和熱鍵一起操作，既提高了工作效率，又縮短了設(shè)計周期。在改變一個參數(shù)時，哪怕是一個電阻阻值的大小都需要重新建立網(wǎng)絡(luò)表的連接，設(shè)置其他參數(shù)更為復(fù)雜。因此， Windows 版本的 PSpice 更優(yōu)于 Dos 版本的PSpice，它不但可以輸入原理圖方式，而且也可以輸 入文本方式。 PSPICE 功能簡介 直流分析 ： 包括電路的靜態(tài)工作點分析； 直流小信號傳遞函數(shù)值分析；直流掃描分析；直流小信號靈敏度分析。進行此項分析時電路中不能有隔直電容。 直流小信號靈敏度分析是分析電路各元器件參數(shù)變化時，對電路特性的影響程度。 頻率響應(yīng)分析能夠分析傳遞函數(shù)的幅頻響 應(yīng)和相頻響應(yīng)，亦即，可以得到電壓增益、電流增益、互阻增益、互導(dǎo)增益、輸入阻抗、輸出阻抗的頻率響應(yīng)。它們的單位是V/Hz1/2。這些結(jié)果以文本方成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 14 式輸出。 圖 22 建立新項目 ，進行元件的添加并利用右邊的工作欄 ,完成 CMOS制作。 圖 27 電路圖的主要器件 成都電子機械 高等專科學(xué)校畢業(yè)論文（設(shè)計） 18 就可以將元件按圖連接，在 中可以提出接地點，在開始找元件的庫中雙擊 SOURE 可以將需要的電源找出連接就將整個電路圖做好。 小結(jié) CMOS運算放大電路主要是由 PMOS和 NMOS構(gòu)成 ,所以在畫圖的時候只要注意在 NMOS 和 PMOS 的參數(shù)設(shè)置上按照要求 ,就能夠畫出完整的電路圖 ,方便后面的LVS 對照，在電源的方面沒多大的影響。 LEdit Pro 是 Tanner EDA 軟件公司所出品的一個 IC 設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強大而且完善的功能包括從 IC設(shè)計到輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的 IC設(shè)計軟件。 設(shè)計規(guī)則 設(shè)計規(guī)則的作用 :1設(shè)計規(guī)則規(guī)定了生產(chǎn)中可以接受的幾何尺寸的要求和達到的電學(xué)性能。當：距離超過指定數(shù)字，只有一邊剛好重合，其他都在物體之外、 被完全 surround 的時候，不算是違背規(guī)則 8. Density(密度 ) 按照規(guī)則，查找 layer1 下拉選框中制定的密度推導(dǎo)層中的對象，并對其加以標成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 24 志。版圖設(shè)計的優(yōu)劣，很大程度上決定了產(chǎn)品的成品率和可靠性。在可能的條件下，引線孔盡量開大，保證接觸良好。 1繪制 Active Contact圖 層： 用 來 作 源 /漏信 號外接 連 線 。它由偏置電路、差分電路、共源放大級、輸出緩沖等 4個部分組成。差分放大級由 M1~M4 和 M6組成， M1 和 M2 管構(gòu)成源端耦合對， M5 管和 M6 管構(gòu)成電流鏡，用于為耦合對提夠偏置電流源 ISS。 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 28 圖 31 1）差分電路 在運算放大電路中，差分放大在輸入級起著重要的作用，它的性能好壞影響著整個運放的品質(zhì)。 圖 32 成都電子機械 高等專科學(xué)校畢業(yè)論文（設(shè)計） 29 1. 將 PMOS 和 NMOS 按設(shè)計總圖位置放好，然后將 PMOS 柵極聯(lián)在一起，并畫出VDD 和 GND 區(qū)域。因此，在設(shè)計時主要考慮 M91 和 M101，M9和 M10 的匹配就可以了，其余的用 Metal2 做第二層連接。版圖設(shè)計思路如下： 圖 39 PMOS 器件 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 33 這是最我開始畫出的 PMOS 版圖，可以看到相對與柵長 5 微米， 70微米有些太寬了，因此我決定將器件縮小些。當然，器件不可能無限的分裂縮小，我們要根據(jù)版圖規(guī)則來進行優(yōu)化?，F(xiàn)在就可以將原先獨立的源漏區(qū)合并起來成為共有的源級或漏級。同時我覺得這還不是完全的優(yōu)化，在查閱圖書管資料后發(fā)現(xiàn)原來可以將原先突出的金屬收縮到器件內(nèi)部 以縮小面積，同時用金屬線將分開的多晶硅柵條連接取代原來的多晶硅直接連接，這樣連接更可靠，并且信號對每一個柵的傳送都是相同的。如下圖， 圖 312 外圍金屬線內(nèi)縮 這是目前我所能畫出的比較優(yōu)化的版圖，我的每一次努力都是為 了確保寄身元件對電路的影響最小。平板電容器的電容表示如下： 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 37 C =ε Oε OXWL/TOX COX =ε Oε OX/ TOX C = COXWL 式中， COX 單位面積的柵氧化層電容，單位為 F/CM2；ε O 是真空率，其值為 1014 F/CM2。這使得兩個器件 x 方向和 y 方向上的工藝梯度互相抵消，而且也使得電路中的熱源對這兩個器件的影響相同。如圖 ， 成都電子機械 高等專科學(xué)校畢業(yè)論文（設(shè)計） 39 圖 315 合并的 MOS 器件 4）阱連接和襯底連接 將 N 阱連接設(shè)計為包圍 PMOS 器件，如圖 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 40 圖 316 PMOS 的 N阱設(shè)置 我們知道在 P型襯底上的 N阱容易形成一 個 PN 結(jié)，為了抑制這種現(xiàn)象我就在PMOS 外 設(shè) 計了 N 阱連接區(qū)包圍，同時 N 阱接到正電源 Vdd 使二極管反偏。 成都電子機械 高等?？茖W(xué)校畢業(yè)論文（設(shè)計） 41 DRC 仿真