【正文】 部分構(gòu)成。 CPLD 可編程邏輯控制系統(tǒng)的流程 如圖 所示。 如 果設(shè)計(jì)的系統(tǒng)比較復(fù)雜，可采用層次化設(shè)計(jì)，使用起來(lái)也 十分方便。 當(dāng)定時(shí)時(shí)間（小于 1ms），定時(shí)器停止計(jì)時(shí)，輸出控制信號(hào)到計(jì)數(shù)器和決定裝置，當(dāng)停止計(jì)數(shù)的同時(shí)，決定觸發(fā)裝置讀取計(jì)數(shù)值 。 基于 CPLD 的計(jì)數(shù)檢波控制部分 EPM7128SLC8415 芯片簡(jiǎn)介： 它以第二代矩陣結(jié)構(gòu)為基礎(chǔ)， 是 采用 互補(bǔ)金屬氧化物半導(dǎo)體 工藝 并 基于高性能 電可擦可編程只讀存儲(chǔ)器 結(jié)構(gòu)的 CPLD 芯片，完全符合由聯(lián)合測(cè)試行為組織規(guī)定的 邊界掃描標(biāo)準(zhǔn)。 C 語(yǔ)言 是 高級(jí)語(yǔ)言 ， 具有可移植性，能夠結(jié)構(gòu)化進(jìn)行編寫(xiě)程序， 只是在 芯片上 C語(yǔ)言進(jìn)行稍微 的修改就可以了， 而且相比匯編語(yǔ)言，其語(yǔ)言程序比較容易 讀懂。 具有以下幾個(gè)特性： （ 1） 片內(nèi) 含 8KB 的 Flash 程序存儲(chǔ)器，可擦寫(xiě) 1000 次； （ 2） 片內(nèi)內(nèi)含 256 字節(jié)的 RAM 數(shù)據(jù)存儲(chǔ)器 ； （ 3） 具有 32 根可編程 的 輸入輸出 口線； （ 4） 具有 3 個(gè)可編程定時(shí)器； （ 5） 串行口是具有一個(gè)全雙工的可編程串行通信口； （ 6） 具有一個(gè)數(shù)據(jù)指針 DPTR； （ 7） 低功耗工作模式 、 空閑模式和掉電模式； （ 8） 有一個(gè)可編程的 3級(jí)程序鎖定位 ； 觸發(fā)器 計(jì)時(shí)器 計(jì)數(shù)器 判決器 Put out clk reset Put in 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 7 頁(yè) 共 38 頁(yè) （ 9） 最高工作頻率為 24MHz。雖然在信號(hào)處理電路中采取了諸如限幅、濾波措施，但是仍然難以避免來(lái)自檢波器的輸入端的輸入干擾信號(hào)。通過(guò)使用這樣的原件就可以高質(zhì)量高速度的實(shí)現(xiàn)系統(tǒng)的集成 。包絡(luò)檢波的原理圖如圖 可以看出。另外 ,產(chǎn)生信號(hào)頻率分辨率低、精度低、信號(hào)形式單一 ,產(chǎn)生復(fù)雜信號(hào)困難。 這種方法的 關(guān)鍵是 要 設(shè)計(jì)一個(gè)群延時(shí)網(wǎng)絡(luò) ,而此網(wǎng)絡(luò)要與所要求的相頻特性一致，無(wú)源法 原理框圖如圖 所示。此方法相對(duì) 簡(jiǎn)單 ,但是穩(wěn)定性不高 ,相位噪聲較高 ,產(chǎn)生的信號(hào)頻率存在溫 度漂移。 第三部分： 實(shí)驗(yàn)驗(yàn)證 。本次課題的設(shè)計(jì)內(nèi)容主要分為以下三個(gè)部分： 第一部分： 發(fā)射控制電路 的 硬件 設(shè)計(jì)。 本文的 主要研究?jī)?nèi)容 本文主要研究 超聲波的發(fā)射控制電路 和計(jì)數(shù) 檢波判別電路 ，對(duì)于 CW 信號(hào)的發(fā)射電路采用 AT89C52 單片機(jī) 芯片控制晶振芯片 產(chǎn)生，然后通過(guò)帶通濾波電路，經(jīng)過(guò)超聲波發(fā)射頭發(fā)射出去， 搜索目標(biāo)，當(dāng)信號(hào)觸碰到目標(biāo)物體時(shí)產(chǎn)生回波信號(hào)，回波信號(hào)通過(guò)超聲波接收頭接收信號(hào)，再通過(guò)接收機(jī)阻抗匹配，將信號(hào)輸入到兩級(jí)放器進(jìn)行放大， 將放大后的信號(hào)再經(jīng)過(guò)帶通濾波電路、增益控制電路、整形電路等一系列電路后，以 CPLD（ EPM7128SLC8415）芯片的輸入 為依據(jù) ，根據(jù)超聲波檢測(cè)系統(tǒng)的總體要求，進(jìn)行 基于 CPLD 的計(jì)數(shù)檢測(cè)判決電路 的 設(shè)計(jì) ， 用于判別 多普勒頻偏信號(hào)并 產(chǎn)生 控制信號(hào) ，控制是否繼續(xù)發(fā)射探測(cè)信號(hào)。 核心是 CPLD 的這樣的計(jì)數(shù)檢波器件，可以辨別出信號(hào)的頻率。讓這些該參數(shù)根據(jù)基帶信號(hào)的順序進(jìn)行對(duì) 應(yīng)的調(diào)整。所以復(fù)雜可編程邏輯器件具有很強(qiáng)的時(shí)序控制能力和邏輯組合能力 ,利用根據(jù)它的這些特點(diǎn)應(yīng)用于超聲探測(cè)發(fā)射控制電路設(shè)計(jì)的研究 ,不僅僅可以完成提高整個(gè)系統(tǒng)的集成度的任務(wù)。它是一個(gè)相比于 PLD 器件更加強(qiáng)大的邏輯編輯器件。 CW 信號(hào)是用來(lái)發(fā)現(xiàn)目標(biāo)， FM 信號(hào)用于目標(biāo)定位的精細(xì)結(jié)構(gòu)，目標(biāo)識(shí)別。 近些年 各 個(gè) 國(guó) 家的 海軍紛紛調(diào)整戰(zhàn)略核心 ,將近海作為各自的重要領(lǐng)地 ,不斷加重 武器 在 淺海 作戰(zhàn) 性能的要求 ,隨著高技術(shù)的 迅速 發(fā)展 ,促使?jié)撏У仍跈C(jī)動(dòng)性、 防護(hù)性等方面 得到迅猛發(fā)展 ,因此 對(duì)深彈探測(cè)目標(biāo)的可靠性、有效射程 、 及爆炸威力等 方面 提出了更高的要求。其中 ,對(duì)目標(biāo)的可靠探測(cè) 更是 離不開(kāi)深彈引信的發(fā)展 ,而目前我國(guó)現(xiàn)役深彈引信功能單一 ,只有觸發(fā) 、 電子延期兩種作用方式 ,反潛能力有限。水下深彈能夠準(zhǔn)確的識(shí)別 、 以及打擊目標(biāo)，首先要解決 的問(wèn)題是 怎樣識(shí)別目標(biāo)，為此，安裝在彈頭上的水下探測(cè)器能夠產(chǎn)生常頻信號(hào)（ CW），當(dāng)有 目標(biāo)回波信號(hào)時(shí)，立即自動(dòng)切換發(fā)射調(diào)頻信號(hào)（ FM），系統(tǒng)進(jìn)入目標(biāo)跟蹤、 攻擊階段。它的組成是經(jīng)過(guò)很多的邏輯方塊想結(jié)合構(gòu)成。也可以達(dá)到其他的優(yōu)點(diǎn)，比如提高了精確度和可靠性還可以削減制作的費(fèi)用。 正弦信號(hào)作為載波調(diào)制的連續(xù)波（ CW），連續(xù)不斷的波的簡(jiǎn)稱(chēng)，但這并不意味著信號(hào)的連續(xù)發(fā)射，但指的是頻率和振幅 。使用這 樣的器件就可以滿足檢波還有濾波這樣的兩個(gè)方面效果。 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 3 頁(yè) 共 38 頁(yè) 2 超聲探測(cè)發(fā)射控制電路 總體方案 水下超聲探測(cè)是通過(guò) 接收所 發(fā)射 的 超聲信號(hào) 的回波信號(hào)來(lái)判斷目標(biāo)的有無(wú)，及目標(biāo)的方位、距離和移動(dòng)目標(biāo)的速度等。包括設(shè)計(jì)方案的思路構(gòu)想與選擇，電路設(shè)計(jì)的可行性，元器件的選擇等問(wèn)題，本課題的硬件電路分為兩大塊，一是單片機(jī) 芯片控制的 常頻（ CW） 信號(hào)發(fā)射電路，其中包括單片機(jī)芯片電路和帶通濾波電路；二是以 CPLD 芯片控制的計(jì)數(shù)檢波判別電路，其中包括接收機(jī)阻抗匹配電路、兩級(jí)放大電路、帶通濾波電路、增益控制電路、整形電路和 CPLD 芯片電路，還有幾個(gè)小電路，如電壓轉(zhuǎn)換電路和 LED 指示燈電路。 實(shí)驗(yàn)驗(yàn)證相對(duì) 復(fù)雜，特別是針對(duì)一些最為關(guān)鍵性的子模塊電路， 例如 基于 AT89C52 單片機(jī)芯片 特性的 控制 CW 信號(hào)發(fā)射電 路 ，單片機(jī)芯片電路和帶通 濾波電路，接收機(jī)阻抗匹配電路、兩級(jí)放大電路、濾波電路、增益控制電路與 整形電路 、 CPLD 芯片電路等，調(diào)試的過(guò)程中主要分為硬件調(diào)試，軟件調(diào)試和實(shí)物調(diào)試，硬件的調(diào)試主要檢查設(shè)已經(jīng)設(shè)計(jì)好的電路是否存在問(wèn)題，軟件的調(diào)試主要是針對(duì)程序是否有 不足或是否能達(dá)到相關(guān)的技術(shù)要求和應(yīng)該要實(shí)現(xiàn)的功能，然后進(jìn)行 實(shí)物的調(diào)試 。 圖 有源法原理框圖 無(wú)源法利用窄脈沖激勵(lì)產(chǎn)生特定信號(hào) , 因?yàn)槠渚哂刑囟ㄑ訒r(shí)特性的網(wǎng)絡(luò)，原理如下。 圖 無(wú)源法原理框圖 方案二： 采用單片機(jī)芯片 AT89C52 與 濾波電路結(jié)合的方法產(chǎn)生 CW 信號(hào)， 利用單片機(jī)產(chǎn)生方波，經(jīng) 過(guò) 濾波電路 使其 變成一個(gè) 正弦波， 將正弦波信號(hào) 調(diào) 制成課題所 要壓控振蕩器 鋸齒波產(chǎn)生器 波門(mén)選通 方波產(chǎn)生器 倍頻器 同步信號(hào) Sinx 波形產(chǎn)生器 一定相頻特性的網(wǎng)絡(luò) 限幅 選通 定時(shí)時(shí)鐘 發(fā)射信號(hào)輸出 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 5 頁(yè) 共 38 頁(yè) 求 的 脈寬的 CW 脈沖信號(hào)，之后經(jīng)過(guò) 隔離級(jí) 電路，能夠 減少后級(jí)對(duì) CW 脈沖 信號(hào)產(chǎn)生電路的影響。 所以在產(chǎn)生 CW 信號(hào)的方案中，我選擇了方案二，因?yàn)楸菊n題主要的研究對(duì)象是計(jì)數(shù)檢波電路的設(shè)計(jì)，沒(méi)有對(duì) CW 信號(hào)有參數(shù)的要求，所以在產(chǎn)生 CW 信號(hào)的電路中去掉了模擬開(kāi)關(guān)和隔離級(jí)兩部分。 圖 包絡(luò)檢波 的 原理框圖 方案二： CPLD 是近幾年來(lái)應(yīng)用很廣泛的元件 ,它具有廣泛優(yōu)點(diǎn)，比如能夠精確的判斷信號(hào)的延時(shí)多少，并且能夠全硬件狀態(tài)下進(jìn)行需要的工作。在水中聲探測(cè)儀中心控制電路的基礎(chǔ)上 , 通過(guò)簡(jiǎn)單的改變VHDL 程序 ,這樣就不需要再變動(dòng)或者是增添別的硬件電路，就可以完成計(jì)數(shù)檢波器單片機(jī) 帶通濾波器 模擬開(kāi)關(guān) 隔離級(jí) A C 輸出 B D 非線性器件 低通濾波 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 6 頁(yè) 共 38 頁(yè) 的功能。傳統(tǒng)的二極管包絡(luò)檢波電路不能達(dá)到以上要求，所以我選擇方案二即利用 CPLD 芯片來(lái)設(shè)計(jì)和實(shí)現(xiàn)新型計(jì)數(shù)檢波器。 帶通濾 波器 簡(jiǎn)介： 是指能通過(guò)某一頻率范圍內(nèi)的 頻率 分量、并 將其他范圍的頻率分量 衰減 到極低水平的 濾波器 ， 和 帶阻濾波器 不同 。 C 語(yǔ)言編寫(xiě)程序 具有結(jié)構(gòu)清晰、移植性好、 容易修改和調(diào)試 等優(yōu)點(diǎn)。 該芯片 支持多種 不同的 電壓口，引腳 之間的邏輯時(shí)延 最短 可 為 5 納秒 ，最高計(jì)數(shù)頻率 可達(dá)到 ， 而且 可以運(yùn)用 多種編程方式 進(jìn)行編寫(xiě) ， 并且 可 以 利用軟件 QuartusⅡ 方便地 來(lái) 仿真、綜合和下載 。設(shè)統(tǒng)計(jì)到的脈沖個(gè)數(shù)為 M，則 輸入 信號(hào)的頻率為 M 1 kHz，當(dāng) M 值在 2~6 范圍內(nèi)時(shí)，判決器 將輸出 信號(hào)電平拉高 ，輸入到控制電路 ， 同時(shí)，控制電路輸出一個(gè)復(fù)位信號(hào)將計(jì)數(shù)探測(cè)器復(fù)位， 使 計(jì)數(shù)值、計(jì)時(shí) 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 8 頁(yè) 共 38 頁(yè) 邏輯原理圖設(shè)計(jì) VHDL 語(yǔ)言程序設(shè)計(jì) 設(shè)計(jì)校驗(yàn) 編譯 器件編程 器清零， 輸出 信號(hào) 變 為低電平，開(kāi)始 進(jìn)行 下一輪 的 檢波 與計(jì)數(shù)； 當(dāng) M 值不在 2 ~ 6 范圍內(nèi)，使輸入信號(hào)不是有效的回波信號(hào)，計(jì)算值，定時(shí)器復(fù)位， 重新開(kāi)始檢波 與計(jì)數(shù)。 VHDL 語(yǔ)言編程法具有 獨(dú)特的功能，可以對(duì) 系統(tǒng)硬件 的 功能 進(jìn)行 多層次 的 描述 ， 另外它含有豐富的庫(kù)函數(shù)和 仿真語(yǔ)句，可隨時(shí)對(duì)設(shè)計(jì)進(jìn)行仿真模擬， 可以在驗(yàn)證設(shè)計(jì)之前，就能檢查出設(shè)計(jì)能不能 實(shí)現(xiàn)預(yù)期的功能 。 圖 CPLD 設(shè)計(jì)可編程邏輯控制系統(tǒng)的流程 本科畢業(yè)設(shè)計(jì)說(shuō)明書(shū)（論文） 第 9 頁(yè) 共 38 頁(yè) 圖 超聲波時(shí)序圖 如圖 所示，超聲波 時(shí)序 圖 表明，只要提供一個(gè) 10us 以上脈沖觸發(fā)信號(hào)，模塊內(nèi)部 就會(huì) 發(fā)出 8 個(gè) 40KHz 周期電平，接收頭檢測(cè)回波 ，由于 CPLD 一直在發(fā)送 模塊觸發(fā)信號(hào)， 因此超聲波 發(fā)射頭一直在發(fā)超聲波 。 振蕩電路及 AT89C52 芯片 單片機(jī) 芯片 內(nèi)部有一個(gè) 反相放大器 ，用于構(gòu)成 振蕩器 ，引腳 XTAL1