【正文】 based on digital signal processing (DSP) has been applied to various fields and play an important role. A spectrum analyzer for the signal analysis is indispensable, it can make use of frequency analysis of signals. A spectrum analyzer can be applied to many fields, such as munication transmitter and the interfering signal measurement, spectrum monitoring, device characteristics analysis and so on, but in all walks of life to its performance requirements are also different. This topic mainly done the following work: first of all, this paper introduces the role of a spectrum analyzer, topic background, present situation and development trend。頻譜分析儀對于信號分析來說是必不可少的，它可以利用頻率對信號進行分析。頻譜分析儀可應(yīng)用于 諸多領(lǐng)域，如通訊發(fā)射機以及干擾信號的測量，頻譜的監(jiān)測，器件的特性分析等，但各行各業(yè)對其性能要求也不盡相同。 Then, designed by TI pany39。頻譜分析儀可應(yīng)用于諸多領(lǐng)域，如通訊發(fā)射機以及干擾信號的測量，頻譜的監(jiān)測，器件的特性分析等，但各行各業(yè)對其性能要求也不盡相同。 傳統(tǒng)頻譜分析儀 傳統(tǒng)的頻譜分析儀的前端電路是一定帶寬內(nèi)可調(diào)諧的接收機，輸入信號經(jīng)變頻器變頻后由低通濾波器輸出，濾波輸出作為垂直分量，頻率 作為水平分量，在示波器屏幕上繪出坐標圖，就是輸入信號的頻譜圖，由于變頻器可以達到很寬的頻率，例如 30Hz~30GHz；與外部混頻器配合，可擴展到 100GHz 以上。這 種新型的頻譜分析儀采用數(shù)字方法直接由模擬數(shù)字轉(zhuǎn)換器（ ADC）對輸入信號取樣；再經(jīng)過FFT 處理后獲得頻譜分布圖。 東北電力大學本科畢業(yè)設(shè)計論文 2 FFT 的性能用取樣點數(shù)和取樣率來表征，例如用 100KS/S 的取樣率對輸入信號取樣 1024 點，則最高輸入頻率是 50KHz 和分辨率是 50Hz，如果取樣點數(shù)為2048 點，則分辨率提高到 25Hz。 用 FFT 計算信號頻譜的算法 離散傅里葉變換 X（ k）可看作是 z變換在單位圓上的等距高采樣值，同樣，X(k)也可看作是序列傅氏變換 X( ?ej )的采樣，采樣間隔位 NN /2?? ? 。 頻譜分析主要就是將時域信號轉(zhuǎn)化為頻域進行處理，一般要求使用時窗技術(shù)，如快速傅里葉變換（ FFT）、離散傅里葉變換（ DFT）等 。 信號的測量可以從頻域和時域兩個方面進行，頻譜分析儀就是進行信號頻域測量即頻譜分析的儀器設(shè)備 ]7[ 。利用給定的 N個樣本數(shù)據(jù)估計一個平穩(wěn)隨機信號的功率譜密度叫做譜估計 ]8[ 。功率譜估計可以分為經(jīng)典譜估計（非參數(shù)估計）和現(xiàn)代譜估計（參數(shù)估計）]10[。 頻譜分析儀發(fā)展現(xiàn)狀 30 年代末期，第一代掃頻式頻譜儀誕生。 現(xiàn)在，頻譜分析儀的測量頻率范圍已達到 30Hz~50GHz，外混頻可以擴展到mm 波波段，分辨力帶寬從 1Hz~3MHz，測量信號的動態(tài)范圍 100dB，顯示平均噪聲 110dBm。 衡量頻譜分析儀優(yōu)劣的一些主要技術(shù)指標有 ]12[ ： （ 1） 輸入頻率范圍 指頻譜分析儀能夠正常工作的最大頻率區(qū)間，以 Hz表示該范圍的上限和下 東北電力大學本科畢業(yè)設(shè)計論文 4 限，由掃描本振的頻率范圍決定。 MS2711D 的頻譜儀的分辨力帶寬 60Hz~1MHz。ATTEN 的 AT606 的動態(tài)范圍： 60~+6dBm。頻譜分析儀 MS2711D 的掃描時間：全頻寬時 =， 0 頻寬時 ~20s。通過這些資料，可以在學習前人成果的基礎(chǔ)上，對自己課題做好充分的擴展和發(fā)揮。具體設(shè)計圖如附錄 I。最后一章則指出了本論文的一些特點及其不足之處，并提出了一些改善方法，指明了下一步的研究方向。它作為 TI 公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的 16 位定點 DSP，成為當前 TMS320C5000 系列 DSP 中最為廣泛應(yīng)用且最為成熟的處理器 ]15[ 。獨立的程序總線和數(shù)據(jù)總線允許 CPU同時訪問程序指令和數(shù)據(jù)。 東北電力大學本科畢業(yè)設(shè)計論文 8 ? 4 條 地址 總線（ PAB、 CAB、 DAB 和 EAB） 4 條 地址 總線（ PAB、 CAB、 DAB 和 EAB）用于傳送執(zhí)行指令所需要的地址。 I/O 存儲器空間可與存儲器映射外圍設(shè)備相接口，也可以作為附加的數(shù)據(jù)存儲器空間使用 ]15[ 。復位后，這些向量可以被重新映射到程序存儲器空間中任何一個 128 字頁的開頭。 64K 字的數(shù)據(jù)存儲器空間包括數(shù)據(jù)存儲器 映射寄存器 MMR， 0000H~001FH是常用的 CPU 寄存器地址， 0020H~005FH 是片內(nèi)外設(shè)寄存器的地址。有兩條指令 PORTR 和 PORTW，可以對 I/O 存儲器空間訪問，訪問時，讀寫時序與程序存儲器空間和數(shù)據(jù)存儲器空間有很大不同。 CPU 的基本組成如下： 40bit 算術(shù)邏輯運算單元 （ ALU）； 2 個 40bit 累加器A 和 B； 1 個 40bit 桶形移位寄存器；乘法器 /加法器單元（ MAC）；比較、選擇和存儲單元（ CSSU）；指數(shù)編碼器； CPU 狀態(tài)和控制寄存器；兩個地址發(fā)生器。 東北電力大學本科畢業(yè)設(shè)計論文 10 圖 24 ALU 功能框圖 ? 累加器 TMS320C54x CPU 內(nèi)有兩個 40 位的累加器 A 和 B，它們用于存儲 ALU 或乘法器 /加法器單元輸出的數(shù)據(jù)，也能輸出數(shù)據(jù)到 ALU 或乘法器 /加法器中。 桶形移位寄存器的輸入可以為： ?從 DB 獲得的 16 位操作數(shù)； ?從 DB 和CB 獲得的 32 位操作數(shù)； ?從累加器 A 或 B 獲得的 40 位操作數(shù)。其中硬件乘法器用來完成乘法運算，專用加法器用來完成累加、取整、飽和等操作。 東北電力大學本科畢業(yè)設(shè)計論文 12 圖 27 比較、選擇和存儲單元（ CSSU）功能框圖 ? 指數(shù)編碼器 指數(shù)編碼器是一個用于支持指數(shù)運算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP 指令，求出累加器中數(shù)的指數(shù)值。累加器的指數(shù)值等于累加器中冗余符號位的位數(shù)減 8，也就是為消除多余符號位而將累加器中的數(shù)值左移的位數(shù)。 東北電力大學本科畢業(yè)設(shè)計論文 13 表 21 狀態(tài)寄存器 ST0 的位結(jié)構(gòu) 15~13 12 11 6 9 8~0 ARP TC C OVA OVB DP 表 22 狀態(tài)寄存器 ST1 的位結(jié)構(gòu) 15 14 13 12 11 10 9 8 7 6 5 4~0 BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM 表 23 處理器方式狀態(tài)寄存器 PMST 的位結(jié)構(gòu) 15~7 6 5 4 3 2 1 0 IPTR MP/ MC_________ OVLY AVIS DROM CLKOFF SMUL SST ?地址發(fā)生器 TMS320C54x 中有兩個地址發(fā)生器：程序地址發(fā)生 器（ PAGEN）和數(shù)據(jù)地址發(fā)生器（ DAGEN），用來對程序存儲器和數(shù)據(jù)存儲器進行尋址，產(chǎn)生所需的地址信息。其輸入電壓的絕對范圍是 ~+，除少數(shù)引腳外，其輸入電平是與 TTL 邏輯電平兼容的，因此 TMS320VC5402 的輸入引腳僅能與 的 CMOS 電路連接，不能與 5VTTL 電路、 5VCMOS 電路 連接。 快速傅里葉變換（ FFT） ]18[ 是計算 N 點離散傅里葉變換（ DFT）的高效算法，而 DFT 是數(shù)字信號處理中常用的一種算法，用來對信號頻譜進行分析。 DFT 原理 DFT 是連續(xù)傅里葉變換的離散形式，模擬信號 x(t)的連 續(xù)時間傅里葉變換表示為： X（ ? ） =???? )(tx etj?? dt （ 311） x(t)經(jīng)抽樣后變?yōu)?x(nT)， T 為抽樣周期。 DIT是將 N點的輸入序列 x(n)按照偶數(shù)和奇數(shù)分解為偶序列和奇序列，因此，x(n)的 N 點 FFT 可表示為： )(kX = ???12/02)2(NnnkNWnx + ?????12/0)12()12(NnknNWnx （ 313） 根據(jù) 2NW = 2)/2( ][ Nje ?? = )2//(2 Nje ?? = 2/NW （ 314） 得： ? ????? ???12/012/0 2/2/ )12()2()(NnNnnkNkNnkN WnxWWnxkX （ 315） 用 Y(k)和 Z(k)分別表示（ 315）右邊的第一個和第二個和式，則有 )()()( kZWkYkX kN?? （ 316） Y(k)和 Z(k)的周期為 N/2，所以 k 的范圍為 0~N/21。 圖 32 基 2 DIT FFT 蝶形運算 按照基 2DIT 計算 8 點信號的 FFT，信號流圖如圖 33 所示，從圖中可以看出輸入是順序的，而輸出是按照碼位倒置的順序排列的。第一次按奇、偶分開，得到 兩組 N/2 點的DFT， x(n)的序列號為 0， 2， 4， 6 166。 3， 7 W 因子的生成及分布規(guī)律 在 FFT 中，乘法主要來自旋轉(zhuǎn)因子，因為 rW =cos（ Nr/2? ） jsin（ Nr/2? ），所以在對 rW 相乘時，必須產(chǎn)生相應(yīng)的正、余弦函數(shù)。這樣的 M 次分解，也就構(gòu)成了從 x(n)到 )(kX 的 M （即 logN2 ）級迭代計算，每級由 2/N 個蝶形運算組成。 FFT 實現(xiàn)的程序 本設(shè)計采用 256 個數(shù)據(jù)為例來說明 FFT 在 TMS320C54x 上的實現(xiàn)。 一個完整獨立的最小系統(tǒng)至少應(yīng)該包含以下內(nèi)容： 1） 系統(tǒng)上電可以獨立運行用戶最終程序，不需依賴計算機 /仿真器等設(shè)備開發(fā)。 電源 設(shè)計 由于 TMS320VC5402 核電壓為 ，端口電壓為 ，外圍器件為 5V。本系統(tǒng)采用的是外部振蕩方式 。 IS61C6416 是 1M（ 64K*16bit）、 5V 電壓高速靜態(tài) RAM，訪問時間 15ns，三態(tài)輸出，在工藝制造方面使用了高性能的 CMOS 技術(shù)，創(chuàng)新的電路設(shè)計技術(shù)使得其具有穩(wěn)定可靠的處理能力，存取時間快，功耗低等特點。該器件采用 44 引腳 S0,48 引腳 TSOP 封裝，和 48ball FBGA封裝。 AM29LV200B具有 m? 制造工藝技術(shù)，負荷 JEDEC 標準，超低功耗（典型值 5MHz）。在系統(tǒng)加電過程中，當內(nèi)核電壓和外圍端口電壓未達到要求的電平時，復位電路確 保 DSP 始終處于復位狀態(tài)。同時需要考慮到系統(tǒng)振蕩器達到穩(wěn)定工作狀態(tài)至少需要20ms，復位電路 至少需要產(chǎn)生 10 個機器周期，約為 21ms 低電平復位脈沖。 JTAG 硬件電路結(jié)合仿真器和仿真軟件（ Emulator），可以訪問 DSP 內(nèi)部的所有資源，包括片內(nèi)寄存器以及所有的存儲器，從而可提供實時硬件在線仿真與調(diào) 試的環(huán)境，便于開發(fā)人員進行系統(tǒng)軟件調(diào)試。 1 23 45 67 89 1011 1213 14T M ST D IPD （ V c c ）T D OT C K R E TT C KE M U 0/T P S TGNDNo pi n （ ke y ）GNDGNDGNDE M U 1 圖 44 JTAG 14 針接口上的信號定義 表 42 仿真器接口引腳說明 信號 I/O 說明 Ntrst 輸出 仿真器到目標板的高電平輸出，可用于連接目標板 JTAG 口的復位信號 GND 電源地 TDI 輸出 仿真器到目標板 JTAG 口的數(shù)據(jù)輸入信號 TMS 輸出 測試模式信號 TCK 輸出 測試始終信號 TDO 輸出 測試信號輸出信號 Nsrst 輸出 JTAG 復位信號 Nemu 輸出 仿真器信號 東北電力大學本科畢業(yè)設(shè)計論文 24 TMS320VC5402 提供了片上的 JTAG 接口，為方便仿真調(diào)試，只需將TMS320VC5402 的關(guān)鍵信號 T