【正文】 以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具；可以利用軟件工具將 VHDL 源碼自動地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖，即網(wǎng)表文件。因此 EDA 技術(shù)為現(xiàn)代電力理論和設(shè)計的表達(dá)與實現(xiàn)提供了可能 5 性。在系統(tǒng)一級進(jìn)行驗證，最后用邏輯綜合優(yōu)化工具生成門級邏輯電路網(wǎng)表，其對應(yīng)的物理實現(xiàn)可以是印刷電路板或?qū)Ｓ眉呻娐?。VHDL具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。 1 論文題目 : 基于 FPGA 的數(shù)字系統(tǒng)設(shè)計 —— 三層電梯控制器 摘 要 介紹了基于 VHDL語言設(shè)計的電梯控制器，并進(jìn)行了電路綜合和仿真。 EDA是指以計算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的 字自 動 設(shè)計 。EDA 技術(shù)就是依賴功能強(qiáng)大的計算機(jī)，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL（ Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編輯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局 布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 EDA 技術(shù)不是某一學(xué)科的分支，或某種新的技能技術(shù)，它是一們綜合性學(xué)科，融合多學(xué)科于一體，打破了軟件和硬件間的壁壘，使計算機(jī)的軟件與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一，它代表了電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 VHDL 語言具有很強(qiáng)的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡化了硬件設(shè) 計任務(wù)，提高了設(shè)計效率和可靠性。本文采用 VHDL 語言來設(shè)計實用電梯控制器，其代碼具有良好的可讀性和易理解性。信息化時代的到來，推動了 電梯 的發(fā)展， 電梯 控制器 己成為當(dāng)今世界性的開發(fā)熱點(diǎn)，也是各國綜合國力的具體體現(xiàn)。 第 2章 VHDL、 EDA語言 簡介 VHDL語言產(chǎn)生于 80年代，它的全稱是“超高速集成電路硬件描述語言 (VHSIC Hardware Description Language), VHDL的結(jié)構(gòu)和方法受到〔 DA語言的影響， 吸收了其它硬件描述語言的某些優(yōu)點(diǎn)， 1986年 3月， IEE開始致力于 VHDL的標(biāo)準(zhǔn)化工作，為此，成立了審查和完善 VHDL的標(biāo)準(zhǔn)化小組。修訂版與 1993年 4月成為美國國家標(biāo)準(zhǔn)局 (ANSI)標(biāo)準(zhǔn)。 VHDL的基本技術(shù)特征 VHDL是一種獨(dú)立于實現(xiàn)技術(shù)的語言，它不受某一種特定工藝的束縛，允許使用 者在其范圍內(nèi)選擇工藝和方法，為了適應(yīng)未來的數(shù)字硬件技術(shù)， VHDL還提供將新技術(shù)引入現(xiàn)有設(shè)計的潛力。它具有豐富的數(shù)據(jù)類型、并發(fā)和順序的語言構(gòu)件，它不受某一特定工藝的束縛，允許設(shè)計者在其使用范圍內(nèi)選擇工藝和方法。 ，既支持自底向上 (Botomup)的設(shè)計，也支持自頂向 下(Topdown)的設(shè)計 。既支持同步方式，也支持異步方式 。 ，有助于設(shè)計者組織描述，對行為功能進(jìn)一步分類 : ，便于作為標(biāo)準(zhǔn)的設(shè)計文檔保存，也便于設(shè)計資源的重用。 利用 EDA工具，可以將電子產(chǎn)品從電路設(shè)計、性能分析到計出集成電路 8 (IC:Integrated Circuits)版圖或印刷電路板 (PCB: PrintedCircuit Board)制圖的整個過程都在計算機(jī)上自動處理完成 。 當(dāng)前中國 EDA市場已漸趨成熟，據(jù)最新統(tǒng)計顯示，中國止在成為電子設(shè)計自動化領(lǐng)域發(fā)展最快的市場，年復(fù)合增民率達(dá) 到了 50%.不過大部分設(shè)計 的是 PC主板和小型 ASIC領(lǐng)域，僅有小部分 (約 11%)的設(shè)計人員開發(fā)復(fù)雜芯片上系統(tǒng)器件。并且由于電子技術(shù)領(lǐng)域本身各項關(guān)鍵技術(shù)和先進(jìn)工藝的迅速推廣使用，電子工程師用傳統(tǒng)的方法設(shè)計產(chǎn)品也將顯得力不從心，電子設(shè)計自動化(Electronic DesignAutomationEDA)技術(shù)正是為了適應(yīng)這一需要而在近幾年中發(fā)展起來的全新的設(shè)計方法 . 電子設(shè)計 0動化 (EDA)技術(shù)是計算機(jī)輔助設(shè) 計與制造 (CAD/CAM)技術(shù)在電子系統(tǒng)與設(shè)備中應(yīng)用的一個嶄新階段。設(shè)計本身與工藝脫離，最后的物理實現(xiàn)可以根據(jù)不同的需要采取多種方式來完成 . (2)采用自頂向下的設(shè)計流程和不同層次間的并行設(shè)計，以確保設(shè)計一次成功，而設(shè)計人員只要把精力集中在系統(tǒng)概念和方案的優(yōu)化上。 11 在完成高層次仿真之后，軟件 工具可以進(jìn)人電路級仿真 .其間也可以人為地進(jìn)行多層次的修改和反饋 .最后軟件工具以圖形、文本等多種方式給出設(shè)計結(jié)果。 （ 3）電梯每秒升（降）一層樓。當(dāng)電梯處于下降模式時，則與上升模式相反。電梯所在的樓層數(shù)通過譯碼器譯碼從而在樓層顯示器中顯示。 //所選的樓層 up lift、 down lift : in std_logic_vector(3 down to 0)。 樓層請求寄存器的復(fù)位和置位。下降請求寄存器 drr 原理相似。 Switch=1 ur=1 ur=0,dr=0 ur=0,dr=0 ur =1 Wait(等待 ) Upper(上升 ) Down（下降） 14 dr=1 ur=1 圖 2 電梯控制器的狀態(tài)轉(zhuǎn)換圖 當(dāng)電梯開關(guān) switch 為“ 0”時，為等待狀態(tài)，狀態(tài) 指示信號 ladd 為“ 00”。 時序電路及電梯運(yùn)行時樓層變化和提前延時關(guān)門功能：根據(jù) ladd 狀態(tài)對所到達(dá)的樓層數(shù)信號 lift 做相應(yīng)的增減。當(dāng)電梯處于上升狀態(tài)時，如果有上升請求的分控制器所在樓層數(shù)大于電梯所在的樓層數(shù)，當(dāng)電梯運(yùn)行到相應(yīng)的樓層數(shù)時，電梯開門，讓有請求的乘客進(jìn)入電梯。該模塊是整個程序的核心。 //up1,up2:是一層、二層的上升請求 use 。 //site:顯示電梯現(xiàn)在在哪一層 mode,door:out std_logic)。 variable mo,x,y,z:std_logic。 end if。 end if。 end if。 18 end if。 //電梯在一層轉(zhuǎn)為上升模式 if up1/=”000”ordown1/=”000”orting1/’000’then z:=’1’。 if ting1(1)=’1’or up1(1)=’1’then state:=kai。 elsif down1(3)=’1’or ting1(3)=’1’then state:=c2。 end if。 up1(2):=’0’。 end if。 elsif up1(1)=’1’or ting1(1)=’1’or y=’1’then state:=c1。 end if。 ting1(3):=’0’。 y:=’1’。 when kai=door=’1’。 if ceng1=”001”then state:=c1。 end if。 end if。 21 a3=ting(3)。 模塊 SEG 見圖 4。 entity seg is port(a:in std_logic_vector(3 downto 1)。 architecture seg_arc of seg is begin process(clk) begin if clk’event and clk=’1’then