計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告-基于vhdl的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn)-wenkub
2022-11-28 10:06:21 本頁面
【正文】 it uses from the top design method, namely requests from the system overall to embark, designs from on to under the duty to depose into the different function module, finally forms various functions module connection the top layer module, pletes the system hardware the overall design. This article introduced based on the EDA technique multichannel colored lantern controller design and the analysis. Uses the VHDL language realization under the MAX+PLUSII environment, elaborated based on the VHDL language and the CPLD chip number system design concept and the realization process. The electronic design automation technology EDA development has brought the revolutionary change for the electronic system design, the EDA software design tool, the hardware description language, programmable logical ponent (PLD) causes the EDA technology the application to move towards the popularization. CPLD is the new programmable logical ponent, uses CPLD to carry on the product development to be possible to carry on the module disposition nimbly, reduced greatly the product development cycle, also is advantageous to the product to the miniaturization, the integrated direction develops. But the VHDL language is one of EDA key technologies, it uses from the top design method, pletes the system the overall design. [Key words] cymometer。 關(guān)鍵詞 : VHDL。在 MAX+PLUSII 環(huán)境下采用 VHDL 語言實(shí)現(xiàn)，論述 了基于 VHDL 語言和 CPLD 芯片的數(shù)字系統(tǒng)設(shè)計(jì)思想和實(shí)現(xiàn)過程。現(xiàn)介紹了以 VHDL 為基礎(chǔ)的十六路彩燈控制系統(tǒng)。 （ 4）學(xué)生應(yīng)抱著嚴(yán)謹(jǐn)認(rèn)真的態(tài)度積極投入到課程設(shè)計(jì)過程中，認(rèn)真查閱相應(yīng)文獻(xiàn)以及實(shí)現(xiàn)，給出個(gè)人分析、設(shè)計(jì)以及實(shí)現(xiàn)。通過設(shè)計(jì)到模擬仿真實(shí)驗(yàn)，流程一目了然。 長(zhǎng)沙理工大學(xué) 《計(jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告 學(xué) 院 計(jì)算機(jī)與通信工程 專 業(yè) 網(wǎng)絡(luò)工程 班 級(jí) 網(wǎng)絡(luò)工程 0802 學(xué) 號(hào) ****** 學(xué)生姓名 **** 指導(dǎo)教師 ** 課程成績(jī) 完成日期 2020 年 12 月 31 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 2 頁 共 22 頁 日 課程設(shè)計(jì)任務(wù)書 計(jì)算機(jī)與通信工程 學(xué)院 網(wǎng)絡(luò)工程 專業(yè) 課程名稱 計(jì) 算機(jī)組成原理課程設(shè)計(jì) 時(shí)間 2020～ 2020 學(xué)年第一學(xué)期17～ 18 周 學(xué)生姓名 指導(dǎo)老師 題 目 基于 VHDL 的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 主要內(nèi)容： 隨著科技的發(fā)展 , 在現(xiàn)代生活中 , 彩燈作為一種景觀應(yīng)用越來越多。 要求： （ 1）通過對(duì)相應(yīng)文獻(xiàn)的收集、分析以及總結(jié)，給出相應(yīng)課題的背景、意義 及現(xiàn)狀研究分析。 應(yīng)當(dāng)提交的文件： 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 3 頁 共 22 頁 （ 1）課程設(shè)計(jì)報(bào)告。同時(shí)減少了設(shè)計(jì)芯片的數(shù)量、縮小了體積、降低了功 耗、提高了設(shè)計(jì)的靈活性、可靠性和可擴(kuò)展性。電子設(shè)計(jì)自動(dòng)化技術(shù)EDA 的發(fā)展給電子系統(tǒng) 的設(shè)計(jì)帶來了革命性的變化， EDA 軟件設(shè)計(jì)工具，硬件描述語言，可編程邏輯器件（ PLD）使得 EDA 技術(shù)的應(yīng)用走向普及。 彩燈 。 LCD。 用 VHDL 語言進(jìn) 行數(shù)字邏輯電路和數(shù)字系統(tǒng)的設(shè)計(jì) ,是電子電路設(shè)計(jì)方法上的一次革命性變革。 (4) VHDL 語言標(biāo)準(zhǔn)、規(guī)范、移植性強(qiáng) 。應(yīng)充分利用 VHDL“自頂向下”的 基于 VHDL的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn) 第 8 頁 共 22 頁 設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概念，層次概念對(duì)于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用的。仿真通過，即可下載到指定的 CPLD 芯片里面，并進(jìn)行實(shí)際連線，進(jìn)行最 后的硬件測(cè)試。 EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向 ,其基本特征是設(shè)計(jì)人員以計(jì)算機(jī)為工具 ,按照自頂向下的設(shè)計(jì)方法 ,對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分 ,由硬件描述語言完成系統(tǒng)行為級(jí)設(shè)計(jì) ,利用先進(jìn)的開發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線（ PAR， Place And Route）、 仿真及特定目標(biāo)芯片的適配編譯和編程下載 ,這被稱為數(shù)字邏輯電路的高層次設(shè)計(jì)方法。在該電路中只需簡(jiǎn)單的修改程序就可以靈活地調(diào)整彩燈圖案和變化方式。應(yīng)充分利用 DL “自頂向下” 的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概層次概念對(duì)于設(shè)計(jì)復(fù)雜的數(shù)
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1