eda設(shè)計流程及其工具概述-wenkub
2023-02-04 07:55:02 本頁面
【正文】 一般開發(fā)流程為： (One Time Programming) 功能仿真 原理圖 /HDL文本編輯 綜合 FPGA/CPLD適配 FPGA/CPLD編程下載 邏輯綜合器 結(jié)構(gòu)綜合器 時序與功能門級仿真 FPGA/CPLD 器件和電路系統(tǒng) SRAM結(jié)構(gòu)的配置 3 設(shè)計輸入 (原理圖／ HDL文本編輯 ) 1. 圖形輸入 圖形輸入 原理圖輸入 狀態(tài)圖輸入 波形圖輸入 4 設(shè)計輸入（原理圖 /HDL文本編輯） 將需設(shè)計的電子系統(tǒng)的功能和結(jié)構(gòu)以圖形或文本方式表達(dá)。 ?波形圖主要應(yīng)用于仿真功能測試時產(chǎn)生某種測試信號 。 由此可見 ， 綜合器工作前 ， 必須給定最后實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù) ， 它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用某種網(wǎng)表文件的方式對應(yīng)起來 ， 成為相應(yīng)互的映射關(guān)系 。 ② 、工藝庫： 工藝庫將提供綜合工具所需要的全部半導(dǎo)體工藝信息。 3） . 按半導(dǎo)體工藝要求，采用相應(yīng)的工藝庫，把優(yōu)化的布爾描述映射成實(shí)際的邏輯電路（邏輯實(shí)現(xiàn)） 10 ④ . 門級映射網(wǎng)表： 過程：取出優(yōu)化后的布爾描述，并利用工藝庫中得到的邏輯和定時上的信息去做網(wǎng)表，網(wǎng)表是對用戶所描述的面積和速度指標(biāo)的一種體現(xiàn)形式。 邏輯綜合通過后必須利用適配器將綜合后網(wǎng)表文件針對某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、邏輯布局布線操作。 2）功能仿真： 直接對 VHDL、原理圖描述或其他描述形式的邏輯功能進(jìn)行測試模擬，以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計的要求的過程，仿真過程不涉及任何具體器件的硬件特性，如延時特性。通常的分類方法為： 將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 CPLD，它所產(chǎn)生的是熔絲圖文件即 JEDEC文件（簡稱 JED文件）。 15 ? 器件編程需要滿足一定的條件 ， 如編程電壓 、 編程時序和編程算法等 。 16 硬件測試 將含有載入了設(shè)計的 FPGA或 CPLD的硬件系統(tǒng)進(jìn)行統(tǒng)一測試，以便最終驗(yàn)證設(shè)計項(xiàng)目在目標(biāo)系統(tǒng)上的實(shí)際工作情況。 二、 IC發(fā)展方向與我國 IC的發(fā)展情況 從另一個角度來說，進(jìn)入 90年代以來，電子信息類產(chǎn)品的開發(fā)明顯地出現(xiàn)了兩個特點(diǎn)： 開發(fā)產(chǎn)品的復(fù)雜程度加深，出現(xiàn) SOC； 開發(fā)產(chǎn)品的上市時限緊迫。 – 芯片加工廠（ Foundry） ? 我國集成電路芯片制造業(yè)現(xiàn)己相對集中 ,主要分布在上海、北京、江蘇、浙江等省市。 99年為 23億塊 ,銷售額 70多億元，國內(nèi)市場占有率不足20％，絕大部分依靠進(jìn)口。 23 三、 IC分類 （一）按功能結(jié)構(gòu)分類 集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路數(shù)字集成電路和數(shù) /模混合集成電路三大 模擬集成電路又稱 線性電路 用來產(chǎn)生、放大和處理各種模擬信號（指幅度隨時間變化的信號。 膜集成電路又分類 厚膜集成電路和薄膜集成電路 。 （五）按用途分類 集成電路按用途可分為電視機(jī)用集成電路、音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路等。 全定制方法 是一種基于晶體管級的，手工設(shè)計版圖的制造方法。 ? 其次，幾十年來集成電路的設(shè)計能力的增長滯后于工藝技術(shù)的發(fā)展，在深亞微米（ DSM）階段變的更加突出，因而 SOC設(shè)計技術(shù)應(yīng)運(yùn)而生。 34 常用 EDA工具 本節(jié)主要介紹當(dāng)今廣泛使用的以開發(fā) FPGA和 CPLD為主的EDA工具，及部分關(guān)于 ASIC設(shè)計的 EDA工具。 HDL綜合器的輸出文件一般是網(wǎng)表文件 ， 可以是： ① 用于電路設(shè)計數(shù)據(jù)交換和交流的工業(yè)標(biāo)準(zhǔn)化格式的文件； ② 直接用硬件描述語言 HDL表達(dá)的標(biāo)準(zhǔn)格式的網(wǎng)表文件； ③ 對應(yīng) FPGA/CPLD器件廠商的網(wǎng)表文件 。 綜合器的使用也有兩種模式： 圖形模式和命令行模式 (Shell模式 )。 (4) 其他 HDL仿真器 (針對其他 HDL語言的仿真 )。 (3) RTL級仿真 (功能級 ） 。 一般由廠商提供的專門針對器件的下載軟件和下載電纜線
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1