【正文】 APB上的狀態(tài)圖 66 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 APB寫傳輸時序圖 67 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 APB讀傳輸時序圖 68 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 APB橋 選 擇 信 號 系統(tǒng)總線 從模塊接口 APB橋是在 AMBA APB 上唯一的總 線主模塊。地址傳送階段傳送的是地址與控制信號，這個階段只持續(xù)一個時鐘周期，在 HCLK 的上升沿數(shù)據(jù)有效，所有的從模塊都在這個上升沿采樣地址信息。 典型的 AMBA構(gòu)架 56 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線的接口信號 ? AHB 系統(tǒng)由主模塊 (Master)、從模塊 (Slave)和基礎(chǔ)結(jié)構(gòu) (Infrastructure)3部分組成，整個 AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負(fù)責(zé)回應(yīng)。 ? 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： AMBA高性能總線 AHB， AMBA高性能系統(tǒng)總線ASB和 AMBA 高性能外設(shè)總線 APB。 接管總線 。 總線的特點在于 公用性， 總線由多條通信線路（線纜）組成 ? 計算機(jī)系統(tǒng)通常包含 不同種類的總線 ，在不同層次上為計算機(jī)組件之間提供通信通路 ? 采用總線的原因 : ? 非總線結(jié)構(gòu)的 N個設(shè)備的互聯(lián)線組數(shù)為 N*(N1)/2 ? 非總線結(jié)構(gòu)的 M發(fā) N收設(shè)備間的互聯(lián)線組數(shù)為 M*N ? 采 用總線的優(yōu)勢 ?減少部件間連線的數(shù)量 ?擴(kuò)展性好，便于構(gòu)建系統(tǒng) ?便于產(chǎn)品更新?lián)Q代 3 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線要素 ? 線路介質(zhì) ?種類： 有線（電纜、光纜）、無線（電磁波） ?特性 ? 原始數(shù)據(jù)傳輸率 ? 帶寬 ? 對噪聲的敏感性： 內(nèi)部或外部干擾 ? 對失真的敏感性： 信號和傳輸介質(zhì)之間的互相作用引起 ? 對衰減的敏感性： 信號通過傳輸介質(zhì)時的功率損耗 ? 總線協(xié)議 總線信號： 有效電平、傳輸方向 /速率 /格式等 電氣性能 機(jī)械性能 總線時序： 規(guī)定通信雙方的聯(lián)絡(luò)方式 總線仲裁： 規(guī)定解決總線沖突的方式 如接口尺寸、形狀等 其它： 如差錯控制等 4 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線協(xié)議組件 5 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線分類 按 所處位置 (數(shù)據(jù)傳送范圍 ) 片內(nèi)總線 芯片總線 （片間總線、元件級總線） 系統(tǒng)內(nèi)總線 （插板級總線） 系統(tǒng)外總線 （通信總線） 非通用總線（與具體芯片有關(guān)） 通用標(biāo)準(zhǔn)總線 地址總線 控制總線 按 總線功能 數(shù)據(jù)總線 并行總線 串行總線 按 數(shù)據(jù)格式 按 時序關(guān)系 (握手方式 ) 同步 異步 半同步 同步 異步 6 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 ④ 外部總線、 (系統(tǒng) )外總線 如并口、串口 ③ 系統(tǒng)總線、 (系統(tǒng) )內(nèi)總線 如 ISA、 PCI ② 片 (間 )總線 三總線形式 ① 片內(nèi)總線 單總線形式 計算機(jī)系統(tǒng)的四層總線結(jié)構(gòu) 運算器 寄存器 控制器 CPU 存儲芯片 I/O芯片 主板 擴(kuò)展 接口板 擴(kuò)展 接口板 計算機(jī)系統(tǒng) 其 他 計算機(jī) 系 統(tǒng) 其 他 儀 器 系 統(tǒng) 7 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線的組織形式 ?組織形式：單總線、雙總線，多級總線 ?單總線 ?特征：存儲器和 I/O分時使用 同一總線 ?優(yōu)點：結(jié)構(gòu)簡單，成本低廉，易于擴(kuò)充 ?缺點：帶寬有限，傳輸率不高（可能造成物理長度過長） 8 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 雙總線 ? 特征：存儲總線 +I/O總線 ? 優(yōu)點：提高了 總線帶寬和數(shù)據(jù)傳輸速率 ，克服單總線共享的限制，以及存儲 /IO訪問速度不一致而對總線的要求也不同的矛盾 ? 缺點： CPU繁忙 9 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 多級總線 ? 特征：高速外設(shè)和低速外設(shè)分開使用不同的總線 ? 優(yōu)點：高效，進(jìn)一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率 ? 缺點：復(fù)雜 10 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機(jī)的典型多級總線結(jié)構(gòu) 存儲總線 高速 IO總線 低速 IO總線 11 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 12 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機(jī)系統(tǒng)中的內(nèi)總線（插板級總線） 13 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機(jī)系統(tǒng)中的外總線（通信總線） 14 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線分類 按 所處位置 (數(shù)據(jù)傳送范圍 ) 片內(nèi)總線 芯片總線 （片間總線、元件級總線） 系統(tǒng)內(nèi)總線 （插板級總線） 系統(tǒng)外總線 （通信總線） 非通用總線（與具體芯片有關(guān)） 通用標(biāo)準(zhǔn)總線 地址總線 控制總線 按 總線功能 數(shù)據(jù)總線 并行總線 串行總線 按 數(shù)據(jù)格式 按 時序關(guān)系 (握手方式 ) 同步 異步 半同步 同步 異步 15 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 三總線 MPU RAM ROM I/O接口 外設(shè) AB DB CB 哈佛體系結(jié)構(gòu) DSP 程序 數(shù)據(jù) I/O接口 外設(shè) 程序地址 數(shù)據(jù)讀地址 數(shù)據(jù)寫地址 程序讀總線 數(shù)據(jù)讀總線 程序 /數(shù)據(jù)寫 數(shù)據(jù) 程序 馮 ?諾依曼體系結(jié)構(gòu) 16 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 典型的控制信號 ? 總線的控制信號 ?存儲器寫信號 ?存儲器讀信號 ?I/O寫信號 ?I/O讀信號 ?總線請求信號 ?總線授予信號 ?中斷請求信號 ?中斷應(yīng)答信號 ?時鐘信號 ?復(fù)位信號 17 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線隔離與驅(qū)動 ? 不操作時把功能部件與總線隔離 ?同一時刻只能有一個部件發(fā)送數(shù)據(jù)到總線上 ? 提供驅(qū)動能力 ?數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動多個部件 ? 提供鎖存能力 ?具有信息緩存和信息分離能力 18 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線電路中常用器件 ? 三態(tài)總線驅(qū)動器 ?驅(qū)動、隔離 ?單向、雙向 A 0 B 0 8286 OE T A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 19 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 鎖存器 ? 信息緩存（有時也具有驅(qū)動能力） ? 信息分離（地址與數(shù)據(jù)分離） STB DI0 DI1 直通 保持 高阻 DO0 DO1 DO 0 DO 1 DO 2 DO 3 DO 4 DO 5 DO 6 DO 7 STB V CC 8282 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 DI 1 DI 2 DI 3 DI 4 DI 5 DI 6 DI 7 OE GND DI 0 OE 20 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 微機(jī)系統(tǒng)的三總線結(jié)構(gòu) CLKREA DYR E S E TMXMN/ MIO /RDWRRDT/DENA L E70 ADAD ～198 AA ～ 8 2 8 2鎖 存 器( 1 、 2 或 3 )STBOE8 2 8 6收 發(fā) 器( 1 )8 2 8 4 時 鐘RESRDY等 待 狀 態(tài)發(fā) 生 器CCVINTAGNDA D D R / D A T AOETDAT A地 址 總 線數(shù) 據(jù) 總 線