【正文】 、負(fù)載估計(jì)及布局前電路的模擬。一般來(lái)說(shuō)，模擬電路設(shè)計(jì)仍然需要手工進(jìn)行。集成電路的出現(xiàn)和迅速發(fā)展，徹底改變了人類(lèi)文明和人們的日常生活。本文依據(jù)基本CMOS集成運(yùn)算放大電路的設(shè)計(jì)指標(biāo)及電路特點(diǎn)，繪制了基本電路圖，通過(guò)Spectre進(jìn)行仿真分析，得出性能指標(biāo)與格元器件參數(shù)之間的關(guān)系，據(jù)此設(shè)計(jì)出各元件的版圖幾何尺寸以及工藝參數(shù)，建立出從性能指標(biāo)到版圖設(shè)計(jì)的優(yōu)化路徑。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Spectre對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過(guò)程，最終得到優(yōu)化設(shè)計(jì)方案。集成電路電子電路，但它不同于數(shù)以萬(wàn)計(jì)的一般意義上的電子電路集成在一個(gè)微型芯片的晶體管，電阻，電容和電感等電子元件，這是一個(gè)奇妙的設(shè)計(jì)和制造方法，人類(lèi)社會(huì)的進(jìn)步，創(chuàng)造前所未有的奇跡，現(xiàn)實(shí)是奇跡集成電路版圖設(shè)計(jì)。因此，仔細(xì)研究模擬電路的設(shè)計(jì)過(guò)程，熟悉那些提高設(shè)計(jì)效率、增加設(shè)計(jì)成功機(jī)會(huì)的原則是非常必要的。對(duì)電路的分析主要包括直流分析、瞬態(tài)分析、交流分析、噪聲分析、模擬參數(shù)分析、溫度分析等。每一代 CMOS技術(shù)，由于供應(yīng)減少電壓和晶體管溝道長(zhǎng)度的運(yùn)算放大器的設(shè)計(jì)，繼續(xù)為運(yùn)放的設(shè)計(jì)提出一個(gè)復(fù)雜的問(wèn)題。 第1章 緒論 課題背景 研究背景 運(yùn)算放大器（簡(jiǎn)稱(chēng)運(yùn)放）是具有很高放大倍數(shù)的電路單元。不同層次的復(fù)雜的運(yùn)算放大器是用來(lái)實(shí)現(xiàn)多種功能的：高速放大或過(guò)濾的直流偏置。由于運(yùn)放一般用來(lái)實(shí)現(xiàn)一個(gè)反饋系統(tǒng)，其開(kāi)環(huán)增益的大笑根據(jù)閉環(huán)增益電路的精度要求來(lái)選取。與次相反，今天的運(yùn)放設(shè)計(jì)，放大器的設(shè)計(jì)從開(kāi)始就認(rèn)識(shí)到妥協(xié)之間的各種參數(shù)，這樣一個(gè)妥協(xié)，最終將需要更多地考慮整體的設(shè)計(jì)，因此，我們需要知道滿足每個(gè)人從適當(dāng)?shù)闹档膮?shù)。前段設(shè)計(jì)包括設(shè)計(jì)電路、輸入原理圖和仿真電路；后端設(shè)計(jì)（也可以叫物理設(shè)計(jì)）包括版繪制版圖及其驗(yàn)證。分析電路主要還包括瞬態(tài)分析、直流分析、交流分析、溫度分析、模擬參數(shù)分析、噪聲分析等。 Electrical Rule Check）、設(shè)計(jì)規(guī)則的驗(yàn)證（DRC。LVS驗(yàn)證是把電路圖與版圖作一個(gè)拓?fù)潢P(guān)系的對(duì)比，從而檢查出在布局前后元件值、襯底的類(lèi)型是否相符，電路連接的方式是否保持一致。通過(guò)了電氣規(guī)則的檢查，設(shè)計(jì)規(guī)則的檢查，電路抽取的驗(yàn)證和后仿真，就可以提交各芯片廠家試流片了。最后根據(jù)參數(shù)尺寸等進(jìn)行版圖設(shè)計(jì)以及驗(yàn)證。首先是確定設(shè)計(jì)目標(biāo)。其次是構(gòu)造電路并進(jìn)行仿真。重復(fù)這一過(guò)程。電路原理圖中的器件符號(hào)被版圖中的器件所代替，而原理圖中的連線也用版圖中的導(dǎo)線來(lái)表示，最終電路的形狀就被版圖的形狀所代替了。在管殼或測(cè)試PCB板上封裝上芯片，使用測(cè)試儀器，通過(guò)設(shè)計(jì)外圍電路進(jìn)行測(cè)試，得到所設(shè)計(jì)電路的測(cè)試結(jié)果進(jìn)行對(duì)比。 主要工作以及任務(wù)分配（1）收集CMOS運(yùn)算放大器和模擬集成電路版圖設(shè)計(jì)的相關(guān)資料。（5）電路的單元設(shè)計(jì)（6）對(duì)電路進(jìn)行仿真和參數(shù)分析（7）版圖設(shè)計(jì)與優(yōu)化。（2）第4周：設(shè)計(jì)基本原理圖，并提交畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告。（5）第15周~第16周：撰寫(xiě)設(shè)計(jì)報(bào)告，提交符合規(guī)范的設(shè)計(jì)報(bào)告。最后指出了本次設(shè)計(jì)主要工作以及主要內(nèi)容。 版圖中層的意義為了更好的理解版圖的概念，這里介紹MOS管。因此，一個(gè)MOS管包含了多層結(jié)構(gòu)。實(shí)際上，除了這里提到的這六層外，為了保證制作的可靠性還會(huì)適當(dāng)加入其他物質(zhì)層。這些層是和實(shí)際電路的物理層相對(duì)應(yīng)。當(dāng)NMOS管做在整個(gè)硅片的P型襯底上時(shí)，它的襯底一般接最低點(diǎn)位；如果做在P阱內(nèi)，它的襯底可以接任意電位。這兩大“家族”又分別形成各種各樣的小家族，以前，大多數(shù)數(shù)字電路和模擬電路的設(shè)計(jì)都采用雙極工藝，但近年來(lái)，MOS工藝的應(yīng)用有了很大的發(fā)展。換句話說(shuō)說(shuō)，晶片必須生長(zhǎng)成為只包含非常少的“缺陷”的單晶硅體。隨著新一代工藝的誕生，晶片的直徑在隨之增大，現(xiàn)今已超過(guò)了20cm。光刻是把電路版圖信息轉(zhuǎn)移到晶片上的第一步。接下來(lái)，將掩膜版置于晶片上方，利用紫外線將圖形投影到晶片上。硅的一個(gè)獨(dú)有的特性是，可以在其表面生成非常均勻的氧化層面幾乎不在晶格中產(chǎn)生應(yīng)力，從而允許柵氧化層的制造薄到幾十埃。最常用的摻雜方法是“離子注入法”。在厚絕緣層上生長(zhǎng)多晶硅的一個(gè)常用方法是“化學(xué)氣相沉積”（CVD）。（4）PMOS管源漏區(qū)形成4掩膜版（正版），確定PMOS FET的源漏區(qū)；b. 硼離子注入或硼雜質(zhì)擴(kuò)散形成PMOS管的源區(qū)和漏區(qū)。（7）鋁引線形成7掩膜版確定鋁引線圖形。 PMOS管的版圖為了確保制造出芯片的合格就是這些約束的目的。（b）所示的其他幾個(gè)圖給出了錯(cuò)誤的PMOS管版圖。表22是Active（有源區(qū)）和Sub（襯底偏置）的設(shè)計(jì)規(guī)則。單元配置適當(dāng)。布線要合理。這樣做，不僅可以是版面規(guī)整，而且可以減小兩層間的寄生電容。對(duì)于那些要防止互相引起串?dāng)_的布線，一定要遠(yuǎn)離，不可靠攏并行。為保證電阻比和電容比的精度，不同數(shù)值的電阻和電容，通過(guò)重復(fù)采用單位電阻和電容圖形來(lái)實(shí)現(xiàn)。第3章 CMOS運(yùn)算放大器簡(jiǎn)介 概述。第二級(jí)一般采用反相器。但實(shí)際的運(yùn)放性能只能接近這些值。在單級(jí)放大器中，增益是與輸出擺幅是相矛盾的。為了緩解這種矛盾引進(jìn)了兩級(jí)運(yùn)放，在兩級(jí)運(yùn)放中將這兩點(diǎn)各在不同級(jí)實(shí)現(xiàn)。使用差動(dòng)信號(hào)優(yōu)點(diǎn)是：能有效抑制共模噪聲，輸出電壓擺幅是單端輸出的兩倍，偏置電路簡(jiǎn)單，輸出線性度高。以上就是差動(dòng)放大器這部分其中M5為第一級(jí)提供恒定偏置電流。輸出級(jí)放大電路由MM7組成。M1和M2為第一級(jí)差分輸入跨導(dǎo)級(jí)，將差分輸入電壓轉(zhuǎn)換為差分電流。第4章 CMOS運(yùn)算放大器的仿真 概述仿真是運(yùn)放設(shè)計(jì)的一項(xiàng)重要內(nèi)容，運(yùn)放的仿真與運(yùn)放的應(yīng)用環(huán)境是不可分割的，在仿真之前一定要首先確定運(yùn)放的實(shí)際負(fù)載，包括電阻、電容負(fù)載，還應(yīng)包括電流源負(fù)載，只有負(fù)載確定之后，仿真出的結(jié)果才是有意義的；不同的應(yīng)用場(chǎng)合對(duì)運(yùn)放的性能指標(biāo)要求也不一樣，并不需要在任何時(shí)候都要將運(yùn)放的所有指標(biāo)都進(jìn)行仿真，所以，在仿真之前要明確應(yīng)該要仿真運(yùn)放的哪幾項(xiàng)指標(biāo)，哪幾項(xiàng)指標(biāo)是可以不仿真的。 MOS運(yùn)算放大器技術(shù)指標(biāo)總表表41 MOS運(yùn)算放大器技術(shù)指標(biāo)總表參數(shù)類(lèi)別符號(hào)參數(shù)名稱(chēng)單位直流Icc電源電流mA正向跨導(dǎo)us線性輸入范圍V跨導(dǎo)與偏置電流的比值I/VICMR共模輸入范圍V輸入失調(diào)電壓Mv輸入失調(diào)電壓溫度系數(shù)uV/℃輸出峰—峰電流mA輸出峰—峰電壓V交流開(kāi)環(huán)增益dBGBW單位增益帶寬MHzPM相位裕度℃PSRR電源電壓抑制比dBCMRR共模抑制比dB差模輸入電阻kΩ輸出電阻kΩ瞬態(tài)SR轉(zhuǎn)換速率V/us建立時(shí)間THD總諧波失真全功率帶寬極限VCC電源電壓V允許功耗mW差模輸入電壓范圍V偏置端直流輸入電壓V DC分析 Vout、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關(guān)系，即把運(yùn)放的輸出端和反相輸入端相連，同時(shí)輸入端加直流掃描電壓，從負(fù)電流掃描到正電源。相位的差值。把從運(yùn)放輸入到輸出的差模增益除以差模輸入為0時(shí)電源紋波到輸出的增益定義為運(yùn)算放大器的電源抑制比，式中的Vdd=0，Vin=0指電壓源和輸入電壓的交流小信號(hào)為0，而不是指它們的直流電平。 運(yùn)放轉(zhuǎn)換速率和建立時(shí)間分析 轉(zhuǎn)換速率是指輸出電壓變化的極限，它由所能提供的對(duì)電容充放電的最大電流決定一般來(lái)說(shuō)，擺率不受輸出級(jí)限制，而是由第一集的源/漏電流容量決定。在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。注意，同相反相端加入相同的小信號(hào)電壓Vcm。 小結(jié)本章主要介紹了仿真的概念。第5章 算放大器版圖設(shè)計(jì) Cadence使用說(shuō)明（1）在命令行中鍵入以下命令icfbamp。； （2） File菜單在File菜單下，主要的菜單項(xiàng)有New、Open、Exit等。Library項(xiàng)打開(kāi)New Library窗口。如果在庫(kù)中要?jiǎng)?chuàng)立掩膜版或其它的物理數(shù)據(jù)（即要建立除了schematic外的一些view），則須選擇Compile a new techfile (建立新的techfile)或Attach to an existing techfile（使用原有的techfile）。建立新cell 點(diǎn)擊OK就進(jìn)入virtuoso editing窗口，如下圖 Cadence 編譯環(huán)境修改最小引動(dòng)距離，與工藝有關(guān)方便后期制作。擴(kuò)散區(qū)、金屬層、多晶硅以及阱層都屬于此類(lèi)。絕緣層用于隔離，并且允許上下層通過(guò)切口或“接觸”孔進(jìn)行連接，像金屬通孔或者接觸孔就是這類(lèi)的例子。以上四種類(lèi)型的層結(jié)合起來(lái)使用，就可以創(chuàng)建晶體管器件、電阻、電容以及互連。所以我在這里使用了四方交叉的方式來(lái)畫(huà)著兩個(gè)管子。四方交叉看起來(lái)就像是一個(gè)四方盒子。最后介紹了CMOS運(yùn)放的最終版圖。而CMOS集成運(yùn)算放大電路即為采用CMOS工藝制造而成的集成運(yùn)放。輸入級(jí)的好壞直接影響集成運(yùn)放的大多數(shù)性能參數(shù)。在繪制版圖時(shí)，首先，需要對(duì)電路無(wú)論是電氣方面還是在物理方面都有一個(gè)全面的了解。這樣才能使我們?cè)侔鎴D的繪制中減少重復(fù)性的工作。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設(shè)計(jì)以及版圖的DRC、LV