【正文】 硬件原理圖 356 運(yùn)動(dòng)控制卡程序設(shè)計(jì) 37 分頻器模塊程序設(shè)計(jì) 38 調(diào)頻模塊程序設(shè)計(jì) 39 滯后模塊程序設(shè)計(jì) 42 原理圖輸入法 457Quartus II 軟件仿真 47 Quartus軟件設(shè)計(jì)流程 48 仿真分析 49 分頻模塊的仿真 50 調(diào)頻模塊的仿真 51 滯后模塊的仿真 51 528 程序下載及現(xiàn)場調(diào)試 57 Verilog HDL程序下載 57 現(xiàn)場調(diào)試 58參考文獻(xiàn) 62致謝 64附錄 65附錄1 外文文獻(xiàn) 65附錄2 中文翻譯 78附錄3 用MATLAB程序計(jì)算模糊控制查詢表 89附錄4 交通燈定時(shí)控制的MATLAB程序 92附錄5 交通燈模糊控制的MATLAB程序 93山東科技大學(xué)學(xué)士學(xué)位論文 基于MAXII控制的運(yùn)動(dòng)控制板卡的設(shè)計(jì)1 緒 論 選題的背景和意義 選題的背景運(yùn)動(dòng)控制卡是一種基于工業(yè)PC機(jī)、用于各種運(yùn)動(dòng)控制場合（包括位移、速度、加速度等）的上位控制單元。涉密論文按學(xué)校規(guī)定處理。對本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。對本研究提供過幫助和做出過貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說明并表示了謝意。設(shè)計(jì)中采用MAX IIEPM570T144作為控制器，以Verilog HDL作為設(shè)計(jì)語言，用Quartus仿真軟件分別對分頻模塊、調(diào)頻模塊和滯后模塊進(jìn)行了仿真。這類開放式運(yùn)動(dòng)控制器以CPLD或FPGA芯片作為運(yùn)動(dòng)控制器的核心處理器,以PC機(jī)作為信息處理平臺,運(yùn)動(dòng)控制器以插卡形式嵌入PC機(jī),也就是采用“PC+運(yùn)動(dòng)控制器”的模式,這樣的模式將PC機(jī)的信息處理能力和開放式的特點(diǎn)與運(yùn)動(dòng)控制器的運(yùn)動(dòng)軌跡控制能力有機(jī)地結(jié)合在一起,具有信息處理能力強(qiáng)、開放程度高、運(yùn)動(dòng)軌跡控制準(zhǔn)確、通用性好的特點(diǎn)。山東科技大學(xué)學(xué)士學(xué)位論文 摘要摘要近年來,隨著計(jì)算機(jī)技術(shù)、微電子技術(shù)和數(shù)控技術(shù)的發(fā)展,開放式數(shù)控系統(tǒng)已成為一個(gè)重要的發(fā)展方向。 本次設(shè)計(jì)了一種將CPLD控制應(yīng)用于運(yùn)動(dòng)控制板卡設(shè)計(jì)的系統(tǒng)，該系統(tǒng)以MAX IIEPM570T14為核心。關(guān)鍵字：運(yùn)動(dòng)控制板卡，步進(jìn)電機(jī)，Verilog HDL，CPLD，F(xiàn)PGA，Quartus 山東科技大學(xué)學(xué)士學(xué)位論文 ABSTRACTABSTRACTIn recent years, with the development of puter technology, microelectronic technology and NC technology, open CNC system has bee an important development direction. As part of the open CNC system39。作 者 簽 名：　　 　 　　日　 期：　　 　 　　 指導(dǎo)教師簽名：　　 　 　　 日　　期：　　 　 　　 使用授權(quán)說明本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。本人完全意識到本聲明的法律后果由本人承擔(dān)。作者簽名： 日期： 年 月 日導(dǎo)師簽名： 日期： 年 月 日注 意 事 項(xiàng)（論文）的內(nèi)容包括：1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作）2）原創(chuàng)性聲明3）中文摘要（300字左右）、關(guān)鍵詞4）外文摘要、關(guān)鍵詞 5）目次頁（附件不統(tǒng)一編入）6）論文主體部分：引言（或緒論）、正文、結(jié)論7）參考文獻(xiàn)8）致謝9）附錄（對論文支持必要時(shí)）：理工類設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于1萬字（不包括圖紙、程序清單等）。它的出現(xiàn)主要是因?yàn)椋海?）新型數(shù)控系統(tǒng)的標(biāo)準(zhǔn)化、柔性、開放性等要求；（2）在各種工業(yè)設(shè)備（如包裝機(jī)械、印刷機(jī)械等）、國防裝備（如跟蹤定位系統(tǒng)等）、智能醫(yī)療裝置等設(shè)備的自動(dòng)化控制系統(tǒng)研制和改造中，急需一個(gè)運(yùn)動(dòng)控制模塊的硬件平臺；（3）PC機(jī)在各種工業(yè)現(xiàn)場的廣泛應(yīng)用，也促使配備相應(yīng)的控制卡以充分發(fā)揮PC機(jī)的強(qiáng)大功能。因而這種結(jié)構(gòu)開放的運(yùn)動(dòng)控制卡能夠廣泛地應(yīng)用于制造業(yè)中設(shè)備自動(dòng)化的各個(gè)領(lǐng)域。在機(jī)床控制領(lǐng)域，采用工業(yè)PC機(jī)，開發(fā)開放式、軟件化的數(shù)控系統(tǒng)、加工中心、柔性制造系統(tǒng)等，已成為國際研究的熱點(diǎn)，符合數(shù)控技術(shù)發(fā)展的最新潮流。 目前運(yùn)動(dòng)控制卡所應(yīng)用的場合大多數(shù)為開環(huán)控制，即由運(yùn)動(dòng)控制卡所發(fā)出的控制信號，使被控機(jī)構(gòu)實(shí)現(xiàn)期望的位置控制、速度控制、加速度控制，以及對這些被控運(yùn)動(dòng)參數(shù)的綜合控制，而沒有將最終機(jī)構(gòu)的運(yùn)動(dòng)參數(shù)（比如實(shí)際位置、速度）反饋給控制卡。經(jīng)過幾十年的市場競爭，隨著現(xiàn)代科學(xué)技術(shù)的進(jìn)步，這種運(yùn)動(dòng)控制卡由于其自身的特性限制，如封閉式結(jié)構(gòu)、控制軟件的兼容性、容錯(cuò)性和缺少網(wǎng)絡(luò)功能等，已不能滿足現(xiàn)代工業(yè)和社會發(fā)展的需要。在日本，開放式開放式運(yùn)動(dòng)控制器被認(rèn)為是未來的第三次工業(yè)革命，并有預(yù)測其應(yīng)用的普遍性將與目前廣泛應(yīng)用的PLC類似，代表的廠商有MAZAK公司和NOVA公司等。實(shí)際上，PMACPC卡本身就是一個(gè)完整的計(jì)算機(jī)系統(tǒng)。我國上海磁懸浮列車高架鋼梁的設(shè)計(jì)，需要使用6軸控制卡進(jìn)行加工。雖然國外的同類產(chǎn)品在性能方面具有許多優(yōu)勢，但他們也具有許多不足之處，主要表現(xiàn)在一下幾方面： ，以Galil運(yùn)動(dòng)控制主板為例，一個(gè)八軸的Galil運(yùn)動(dòng)控制主板為4000美元，再加上一些其他輔助設(shè)施將達(dá)到5000美元左右； ，主要原因是作為通用多軸控制器，是面向一般用戶的（無論機(jī)器人，還是數(shù)控，一般運(yùn)動(dòng)時(shí)有一定限度范圍的） 在后兩個(gè)不足之處主要是通用多軸運(yùn)動(dòng)控制卡才出現(xiàn)的。可使用其工作平臺，很方便地對所設(shè)計(jì)的多軸系統(tǒng)進(jìn)行智能運(yùn)動(dòng)控制，實(shí)現(xiàn)復(fù)雜的平面和空間運(yùn)動(dòng)及各種變速運(yùn)動(dòng)。如北京研究所的中華系列，沈陽計(jì)算所的“藍(lán)天”系列，華中科技大學(xué)的“華中”系列等數(shù)控系統(tǒng)。此外，該公司以運(yùn)動(dòng)控制器為核心派生了眾多面向行業(yè)應(yīng)用的控制系統(tǒng)，形成了一定規(guī)模，其中2003年未研制成功的GH800型控制卡是較先進(jìn)的軸控制卡。其中深圳摩信公司獨(dú)立開發(fā)了基于網(wǎng)絡(luò)技術(shù)的具有開放式結(jié)構(gòu)高性能MCT8000系列運(yùn)動(dòng)控制器，控制器的CPU采用TI公司主頻。 2）控制系統(tǒng)的封閉性使它的擴(kuò)充和修改極為有限，造成用戶對供應(yīng)商的依賴，并難以將自己的專門技術(shù)、經(jīng)驗(yàn)集成于運(yùn)動(dòng)控制卡內(nèi)。 研究的基本內(nèi)容 CPLD的設(shè)計(jì) 本設(shè)計(jì)的關(guān)鍵還是在于內(nèi)部芯片程序的設(shè)計(jì)。 本設(shè)計(jì)共包含三個(gè)模塊，即分頻模塊、調(diào)頻模塊、滯后模塊，三個(gè)模塊的主要功能如下： 1. 分頻模塊：把實(shí)驗(yàn)板上晶振頻率（48MHz）分頻到我們需要的頻率,既400Hz，便于觀察。我們擬采用CPLD通用版來設(shè)計(jì)，這樣的話，包括基準(zhǔn)時(shí)鐘在內(nèi)的所有芯片外的東西，都需要外部接入來完成，因此對芯片結(jié)構(gòu)的了解也是一個(gè)關(guān)鍵。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。 PAL器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。它采用了EEPROM工藝，實(shí)現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。 這兩種器件兼容了PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。這種體系結(jié)構(gòu)幫助您大大降低了系統(tǒng)功耗、體積和成本。 II器件重新定義了CPLD的價(jià)值定位。由于MAX II CPLD基于LUT架構(gòu)，達(dá)到了降低成本的目的，結(jié)合其即用性、非易失性和可再編程特性，使MAX II 系列成為有史以來成本最低的CPLD。低功耗的需求不再僅限于消費(fèi)類產(chǎn)品。隨著對支持高級功能、電池使用時(shí)間更長的小型低成本產(chǎn)品的需求增長，低功耗應(yīng)用得到了迅速普及。 Flash 加載：MAX II 器件含有 JTAG 模塊，可以利用并行 Flash 加載宏功能來配置非 JTAG 兼容器件，例如分立閃存器件等。 ：MAX II 器件支持?jǐn)U展級溫度范圍，從 40 176。本次設(shè)計(jì)核心模塊CPLD采用Altera公司MAX II系列的EPM570T144芯片。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。1990年CADENCE公司公開發(fā)表了Verilog HDL,并成立LVI組織以促進(jìn)Verilog HDL成為IEEE標(biāo)準(zhǔn)，即IEEE Standard 13641995.Verilog HDL的最大特點(diǎn)就是易學(xué)易用，如果有C語言的編程經(jīng)驗(yàn)，可以在一個(gè)較短的時(shí)間內(nèi)很快的學(xué)習(xí)和掌握，因而可以把Verilog HDL內(nèi)容安排在與ASIC設(shè)計(jì)等相關(guān)課程內(nèi)部進(jìn)行講授，由于HDL語言本身是專門面向硬件與系統(tǒng)設(shè)計(jì)的，這樣的安排可以使學(xué)習(xí)者同時(shí)獲得設(shè)計(jì)實(shí)際電路的經(jīng)驗(yàn)。1983年該公司的Philip Moorby首創(chuàng)了Verilog HDL，Moorby后來成為Verilog HDLXL的主要設(shè)計(jì)者和Cadence公司的第一合伙人?！　?987年Synonsys公司開始使用Verilog HDL行為語言作為綜合工具的輸入。同時(shí)， HDL規(guī)范，IEEE接收將OVI的Verilog 。這就允許多個(gè)設(shè)計(jì)者同時(shí)設(shè)計(jì)一個(gè)硬件系統(tǒng)中的不同模塊，其中每個(gè)設(shè)計(jì)者負(fù)責(zé)自己所承擔(dān)的部分，而而由上層設(shè)計(jì)師對其下層設(shè)計(jì)者完成的設(shè)計(jì)用行為級上層模塊進(jìn)行驗(yàn)證。隨著系統(tǒng)變得復(fù)雜和龐大，特別需要在樣機(jī)問世之前，對產(chǎn)品的全貌有一定的預(yù)見性。硬件的描述特別是行為描述通常稱為行為建模。在不同的層次都可以進(jìn)行仿真以對設(shè)計(jì)思想進(jìn)行驗(yàn)證。而當(dāng)設(shè)計(jì)的層次比較接近最底層的時(shí)候，行為描述往往需要電路邏輯來實(shí)現(xiàn)，這時(shí)的模塊不僅需要通過仿真加以驗(yàn)證，還需進(jìn)行綜合、優(yōu)化、布線和后仿真。（1）設(shè)計(jì)開發(fā)：即從編寫設(shè)計(jì)文件→綜合→布局布線→投片生成這樣一系列步驟。 Verilog HDL的基本語法Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。Verilog HDL模型可以是實(shí)際電路的不同級別的抽象。Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合與算法級和RTL級的模型設(shè)計(jì)。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。其中有許多語句，如if語句、case語句等，和C語言中的對應(yīng)語句十分相似?！　?開關(guān)級基本結(jié)構(gòu)模型，例如p m o s 和n m o s等也被內(nèi)置在語言中。 可采用三種不同方式或混合方式對設(shè)計(jì)建模。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。 設(shè)計(jì)的規(guī)?？梢允侨我獾?；語言不對設(shè)計(jì)的規(guī)模（大小）施加任何限制。 人和機(jī)器都可閱讀Verilog 語言，因此它可作為E D A的工具和設(shè)計(jì)者之間的交互語言?！　　　∵@些值也能夠用于與期望值比較，在不匹配的情況下，打印報(bào)告消息。 能夠使用門和模塊實(shí)例化語句在結(jié)構(gòu)級進(jìn)行結(jié)構(gòu)描述。 Verilog HDL 還具有內(nèi)置邏輯函數(shù)，例如amp?！　　　》诸l器把實(shí)驗(yàn)板上晶振頻率（48MHz）分頻到我們需要的頻率,既400Hz，便于觀察。 在購買CPLD芯片之前，首先對所編好的程序在Quartus II軟件中進(jìn)行仿真，在編譯中，軟件會自動(dòng)計(jì)算出這個(gè)程序所需要的CPLD邏輯單元數(shù)。為MAX IIEPM570T144芯片提供基準(zhǔn)時(shí)鐘的是48MHz的芯片，晶振脈沖由CLK0輸入。時(shí)鐘脈沖：脈沖信號是一個(gè)按一定電壓幅度，一定時(shí)間間隔連續(xù)發(fā)出的脈沖信號。頻率在數(shù)學(xué)表達(dá)式中用“f”表示，其相應(yīng)的單位有：Hz（赫）、kHz（千赫）、MHz（兆赫）、GHz（吉赫）。 USB供電是指給沒有外接電源的USB設(shè)備供電，USB一共有4根信號線，Ground，+5V，P+和P。不過實(shí)際設(shè)計(jì)是兩個(gè)USB口公用一個(gè)供電的芯片，(筆記本)，或者每個(gè)USB口使用一個(gè)芯片，所以移動(dòng)硬盤的輔助電源不插也有可能可以正常工作()?，F(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。JTAG測試允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對各個(gè)器件分別測試。　　可選引腳TRST——測試復(fù)位，輸入引腳，低電平有效。 排針端口 硬件原理圖總上所述，本設(shè)計(jì)采用USB提供電壓，因?yàn)镸AX ，因此需要接穩(wěn)壓器。 硬件原理圖 6 運(yùn)動(dòng)控制卡程序設(shè)計(jì) Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言，并且都已成為IEEE標(biāo)準(zhǔn)。由于Verilog HDL早在1983年就已推出，至今已有14年的應(yīng)用歷史，因而Verilog HDL擁有更廣泛的設(shè)計(jì)群體，資源也遠(yuǎn)比VHDL豐富。學(xué)習(xí)掌握Verilog HDL建模、仿真和綜合技術(shù)不僅可以對數(shù)字電路設(shè)計(jì)技術(shù)有更進(jìn)一步的了解，而且可以為學(xué)習(xí)高級的系統(tǒng)綜合打下堅(jiān)實(shí)的基礎(chǔ)。RST引腳的作用就是在系統(tǒng)運(yùn)行出錯(cuò)時(shí)，用來對系統(tǒng)復(fù)位，再運(yùn)行時(shí)系統(tǒng)開始正常運(yùn)轉(zhuǎn)。外部引腳的變化所對應(yīng)的輸出脈沖如下圖所示：外部引腳變化輸出脈沖頻率（Hz）data1data2data3000250