【正文】 ried out ，thus control precision stepper motor running. Keywords: motion control card, stemping motor, Verilog, CPLD, FPGA, Quartus山東科技大學(xué)學(xué)士學(xué)位論文 目錄畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。作者簽名： 日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書(shū)本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門(mén)或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。運(yùn)動(dòng)控制卡通常采用專(zhuān)業(yè)運(yùn)動(dòng)控制芯片或高速DSP作為運(yùn)動(dòng)控制核心，大多用于控制步進(jìn)電機(jī)或伺服電機(jī)。同時(shí)，圍繞工業(yè)PC機(jī)開(kāi)發(fā)的實(shí)用功能擴(kuò)展及其應(yīng)用也越來(lái)越多，運(yùn)動(dòng)控制卡的產(chǎn)生便是其中一例。為此，1987年開(kāi)放式運(yùn)動(dòng)控制系統(tǒng)開(kāi)始興起，首先是美國(guó)空軍在美國(guó)政府的資助下提出了“開(kāi)放系統(tǒng)體系結(jié)構(gòu)標(biāo)準(zhǔn)規(guī)格（OSAOA）”，其后許多相關(guān)的研究計(jì)劃在世界各國(guó)相繼啟動(dòng)，其中影響較大的有美國(guó)的開(kāi)放式模塊化結(jié)構(gòu)控制器OMAO（Open Modular Architecture Controller）、歐洲的OSAO（Open System Architecture for Control within Automation）和日本的OSEC（Open System Environment for Controller Architecture）等計(jì)劃。依靠集成在卡上ROM中的程序，它能獨(dú)立完成實(shí)時(shí)、多任務(wù)控制，而無(wú)需主機(jī)介入。認(rèn)真地研究了國(guó)外先進(jìn)的Galil、ComputMotor及東芝系列等電機(jī)控制系統(tǒng)，可以發(fā)現(xiàn)這些控制系統(tǒng)均可適用于步進(jìn)電機(jī)、交流伺服電機(jī)、直流伺服電機(jī)及液壓伺服元件的運(yùn)動(dòng)控制，其控制精度高，工作可靠，具有優(yōu)良的工作特性。這些系統(tǒng)采用模塊化，嵌入式軟、硬件結(jié)構(gòu)，其中以華中I型較具有代表性，它采用工業(yè)PC機(jī)加控制卡的結(jié)構(gòu)，運(yùn)行在DOS平臺(tái)上，具有較好的模塊化、層次化特征和一定擴(kuò)展性、伸縮性。和傳統(tǒng)的運(yùn)動(dòng)控制器產(chǎn)品相比，所有摩信科技的產(chǎn)品都具有開(kāi)放式結(jié)構(gòu)，高速高精度，網(wǎng)際在線控制，多軸同步控制，可重構(gòu)性，高集成度，高可靠性和安全性的卓越性能。由于EDA軟件的功能日益強(qiáng)大，原來(lái)功能單一的軟件，現(xiàn)在增加了很多新的用途。 外圍電路的設(shè)計(jì) 外圍電路都是一些最基本，最常見(jiàn)的模擬電路，因此使用時(shí)不會(huì)有太大的問(wèn)題，但是有一些細(xì)節(jié)要注意，就是在一些電阻和電容的取值上，要仔細(xì)一些，使電阻和電容要匹配。其后，出現(xiàn)了一類(lèi)結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。 這些早期的PLD器件的一個(gè)共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。低成本和低功耗的基礎(chǔ)是結(jié)合了 Altera MAX II CPLD 所有優(yōu)點(diǎn)的體系結(jié)構(gòu)，這一體系結(jié)構(gòu)同時(shí)利用了 Altera 在 FPGA 產(chǎn)品上的專(zhuān)業(yè)優(yōu)勢(shì)——查找表 (LUT) 。 ：Altera 的 MAX II CPLD 系列自從推出以來(lái)，在低功耗應(yīng)用上大展身手，特別是新的零功耗 MAX IIZ ，它的動(dòng)態(tài)功耗和待機(jī)功耗都是業(yè)界最低的。 ：MAX II 器件提供 8 K bits 用戶可訪問(wèn) Flash 存儲(chǔ)器，可用于片內(nèi)串行或并行非易失存儲(chǔ)。C 到 +125 176。兩種HDL均為IEEE標(biāo)準(zhǔn)，Verilog HDL就是在用途最廣泛的C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬件描述語(yǔ)言，它是由GDA(Gateway Design Automation)公司的Phil Moorby在1983年末首創(chuàng)的，最初只設(shè)計(jì)了一個(gè)仿真與驗(yàn)證工具，之后又陸續(xù)開(kāi)發(fā)了相關(guān)的故障模擬與時(shí)序分析工具?！　?9841985年Moorby設(shè)計(jì)出第一個(gè)關(guān)于Verilog HDL的仿真器?！　?995年12月，IEEE制定了Verilog HDL的標(biāo)準(zhǔn)IEEE13641995.任何新生事物的產(chǎn)生都有它的歷史沿革，早期的硬件描述語(yǔ)言是以一種高級(jí)語(yǔ)言為基礎(chǔ)，加上一些特殊的約定而產(chǎn)生的，目的是為了實(shí)現(xiàn)RTL級(jí)仿真，用以驗(yàn)證設(shè)計(jì)的正確性，而不必像在傳統(tǒng)的手工設(shè)計(jì)過(guò)程中那樣，必須等到完成樣機(jī)后才能進(jìn)行實(shí)測(cè)和調(diào)試。目前，EDA技術(shù)的發(fā)展使得設(shè)計(jì)師有可能實(shí)現(xiàn)自頂向下的設(shè)計(jì)。EDA工具提供了有效的手段來(lái)管理錯(cuò)綜復(fù)雜的層次，即可以很方便地查看某一層次某一模塊的源代碼或電路圖以改正仿真時(shí)發(fā)現(xiàn)的錯(cuò)誤。（2）設(shè)計(jì)驗(yàn)證：也就是進(jìn)行各種仿真的一系列步驟，如果在仿真過(guò)程中發(fā)現(xiàn)問(wèn)題就返回設(shè)計(jì)輸入進(jìn)行修改。這些抽象的級(jí)別和它們所對(duì)應(yīng)的模型類(lèi)型共有以下五種：（1）系統(tǒng)級(jí)（systemlevel）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊外部性能的模型；（2）算法級(jí)（algorithemlevel）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型；（3）RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和任何處理這些數(shù)據(jù)的模型；（4）門(mén)級(jí)（gatelevel）：描述邏輯門(mén)以及邏輯門(mén)之間連接的模型；（5）開(kāi)關(guān)級(jí)（switchlevel）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及他們之間連接的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的語(yǔ)言來(lái)建立精確程度很高的信號(hào)模型。 用戶定義原語(yǔ)（ U D P）創(chuàng)建的靈活性。這些方式包括：行為描述方式—使用過(guò)程化結(jié)構(gòu)建模；數(shù)據(jù)流方式—使用連續(xù)賦值語(yǔ)句方式建模；結(jié)構(gòu)化方式—使用門(mén)和模塊實(shí)例語(yǔ)句描述建模?！　?設(shè)計(jì)能夠在多個(gè)層次上加以描述，從開(kāi)關(guān)級(jí)、門(mén)級(jí)、寄存器傳送級(jí)（ RT L）到算法級(jí)，包括進(jìn)程和隊(duì)列級(jí)?！　。ò次慌c）和|（按位或）。 語(yǔ)言在特定情況下是非確定性的，即在不同的模擬器上模型可以產(chǎn)生不同的結(jié)果；例如，事件隊(duì)列上的事件順序在標(biāo)準(zhǔn)中沒(méi)有定義。因此根據(jù)最后編譯的結(jié)果，我們選擇了EPM570型芯片，其內(nèi)部邏輯單元數(shù)為240個(gè)，只要對(duì)程序進(jìn)行一定的優(yōu)化處理，既可以滿足所有的設(shè)計(jì)要求。脈沖信號(hào)之間的時(shí)間間隔稱為周期；而將在單位時(shí)間（如1秒）內(nèi)所產(chǎn)生的脈沖個(gè)數(shù)稱為頻率。其中的+5V就是給USB供電的電源。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線?！　『蠮TAG口的芯片種類(lèi)較多，如CPU、DSP、CPLD等。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)的，Verilog HDL則在1995年正式成為IEEE標(biāo)準(zhǔn)，這是因?yàn)閂HDL是美國(guó)軍方組織開(kāi)發(fā)的，而Verilog HDL則是從一個(gè)普通民間公司的私有財(cái)產(chǎn)轉(zhuǎn)化而來(lái)，基于Verilog HDL的優(yōu)越性，才成為IEEE標(biāo)準(zhǔn)，因而有更強(qiáng)的生命力。本次設(shè)計(jì)所用的是Verilog HDL硬件描述語(yǔ)言。其中包括三個(gè)調(diào)頻引腳即datadatadata3引腳，利用這三個(gè)引腳可以調(diào)節(jié)出八種頻率的脈沖。這就是本次設(shè)計(jì)所需要得到的最終波形。這種低水平的設(shè)計(jì)方法延長(zhǎng)了設(shè)計(jì)周期。 Quartus II 支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。Altera在Quartus II 中包含了許多諸如Signal Tap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和Hard Copy設(shè)計(jì)流程，并且繼承了Max plus II 友好的圖形界面及簡(jiǎn)便的使用方法。 分頻模塊的仿真 調(diào)頻模塊的仿真 在調(diào)頻模塊的仿真中，由于時(shí)間的原因我們只仿真了當(dāng){data1 data2 data3}=010的情況，其它情況未作仿真，但是其它情況在整個(gè)設(shè)計(jì)中做了仿真。下載模式我們采用JTAG線的下載方式。 輸入引腳鎖定輸出引腳鎖定RSTPin7out1（CLK3）Pin29CLKPin18out2Pin31data1Pin1data2Pin3data3Pin5 引腳鎖定系統(tǒng)實(shí)物圖如下： 由于篇幅的限制，我們只對(duì)當(dāng){data1 data2 data3}=000、100、111這三中情況進(jìn)行調(diào)試，調(diào)試結(jié)果如下所示： {data1 data2 data3}=000時(shí)：{data1 data2 data3}=100時(shí)： {data1 data2 data3}=111時(shí)： 參考文獻(xiàn) HDL設(shè)計(jì)技術(shù)[M].，郭明良、王秀琴. EDA 原理與應(yīng)用[M]. HDL數(shù)字系統(tǒng)設(shè)計(jì)及其應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2002 HDL程序設(shè)計(jì)及應(yīng)用[M].北京：人民郵電出版社，2005[M].數(shù)字電子技術(shù)：：高等教育出版社，1994[M].北京：國(guó)防工業(yè)出版社，2004[J].，[J].9. Stephen Brown,Zvonko of Digital Logic with Verilog HDL Design[J].Canada:MC Graw HillHigher education,200510. Thomas D E ,Moorby P Verilog Hardware Description Language[J].:Kluwer Academic Publishers,199511. Sternheim,Singh, Design and Synthesis with Verilog HDL[J].San Jose(Califa.):Automata Publishing Company,199312楊寶強(qiáng)，何偉，[J].空進(jìn)工程大學(xué)學(xué)報(bào)（自然科學(xué)版）.2002，蔣仕龍，[J].制造技術(shù)與機(jī)床，2004.，杜永紅，[J].電氣時(shí)代，2005.[M].杭州:浙江大學(xué)出版社，1999，12110，姜水林，[J].微計(jì)算機(jī)信息，2003，19(9):5457[D].陜西西安：長(zhǎng)安大學(xué). 200491 山東科技大學(xué)學(xué)士學(xué)位論文 致謝致謝四年的大學(xué)生活將伴隨著這篇畢業(yè)論文的完成而告終。 Applic（2008）17:193200.1 IntroductionOptimum signal control plays significant role in alleviating traffic congestion in urban transportation networks where a large portion of delay occurs at the intersections. In real time signal control, generally, the size and number of cars waiting at intersections are measured and transmitted to a central or regional traffic control center. In such a center, using collected data, signal timings are determined and enforced based on traffic management procedures. The objectives of these procedures include urban trip time reduction, throughput increase, congestion mitigation, and accident rate decrease.In recent researches, fuzzy techniques and artificial neural networks have been used in traffic management systems. A 2stage fuzzy controller is devised to control 2phase traffic signal by green time extension method. In the first stage, the traffic volume is categorized using a fuzzy system. Then, in the second stage, the appropriate rate for green time extension is calculated by means of traffic categories obtained in the first stage. The results of field tests for the designed fuzzy control have shown better measures of effectiveness than the traditional vehicleactuated control system. Neurofuzzy techniques have been proposed to control each light of an intersection, in onesecond inte