【正文】 和5 MHz，增益在0～60dB連續(xù)可調，并且要求能夠在50Ω的負載提供有效值為10V的正弦波輸出。3dB通頻帶0～10MHz；在0～9MHz通頻帶內增益起伏≤1dB。最大輸出電壓正弦波有效值Vo≥10V，輸出信號波形無明顯失真。目前提出的窄帶的增益可調的低噪聲放大器，但是具有連續(xù)增益可調功能的超寬帶低噪聲放大器還沒人提出，因此本課題具有一定科研首創(chuàng)性。如果在信號幅值變化的情況下，這就要求LNA的增益可調。目前難點和熱點是如何提高低噪聲的噪聲性能。從2002年超寬帶批準應用于民用以來，各個大學和研究機構都爭相對超寬帶低噪聲寬帶放大器進行研制。超寬帶（UWB）技術始于20世紀60年代脈沖通信技術，利用頻譜極寬的超短脈沖進行通信。寬帶放大器還用于時分多路通信、示波器、數(shù)字電路等方面的基帶放大器或脈沖放大器（帶寬從幾赫到幾十或幾百兆赫），用于測量儀器的直流放大器（帶寬從直流到幾千赫或更高），以及音響設備中的高保真度音頻放大器（帶寬從幾十赫到幾十千赫）等。隨著科技和通訊技術的高速發(fā)展和應用，而以網絡技術為核心的信息通信技術的迅速滲入，極大擴展了放大器的應用范圍。前級緩沖級采用超寬帶高壓運放OPA642做電壓跟隨輸入級，中間放大級采用壓控放大器AD603配合AD818的濾波電路，末級級功率放大級是使用低噪聲的運放和高壓高速緩沖器搭配，使輸出電壓的有效值得到提高。南京師范大學電氣與自動化工程學院畢業(yè)設計論文目 錄摘要 1Abstract 2第1章 緒論 3 3 3 4第2章 系統(tǒng)的設計方案論證 5 5 前級緩沖電路方案論證 5 6 6 7 系統(tǒng)處理器的選擇 7 系統(tǒng)顯示的選擇 7 8第3章 系統(tǒng)的理論分析與計算 9 帶寬增益積分析 9 通頻帶內增益起伏控制分析 10 抑制零點漂移分析 10 11 線性相位分析與計算 11 12第4章 系統(tǒng)的電路原理和設計 13 前級跟隨電路設計 13 13 壓控運放AD603原理與電路 14 控制電壓產生電路 15 濾波電路設計 17 末級功率放大電路 18 20 液晶接口電路 20 鍵盤接口電路 21 穩(wěn)壓電源電路 23第5章 系統(tǒng)的軟件設計 25 系統(tǒng)總體軟件設計 25 液晶顯示部分軟件設計 26 28 I2C總線軟件設計 28 ZLG7290軟件設計 30 單片機控制DA產生電壓模塊軟件設計 32第6章 系統(tǒng)調試及測試結果 34 調試過程中若干問題的解決 34 系統(tǒng)防干擾措施 34 電路設計中遇到的問題及解決方案 34 35第7章 總結與展望 37 總結 37 展望 37參考文獻 38致 謝 3940摘要寬帶直流低噪聲放大器技術是當今電氣控制與通訊領域技術發(fā)展的熱點之一。利用單片機及數(shù)字算法控制信號得到了合理的前級放大和精確的放大倍數(shù)，同時由液晶顯示屏顯示出來。寬帶放大器是通信系統(tǒng)和其它電子系統(tǒng)必不可少的一部分。此可知寬帶放大器在通信系統(tǒng)中起到非常重要的作用，對于它的要求也越來越高。主要用于雷達、定位和通信系統(tǒng)中。超寬帶LNA與窄帶LNA設計有所不同的是：(1)要在超寬帶內實現(xiàn)輸入輸出匹配；(2)要在帶內有平坦的增益。線性度和帶寬，進一步降低電壓合功耗實現(xiàn)單片機的集成；由于UWB系統(tǒng)有著較高的科研性和廣闊的市場的前景，因此設計高性能的超寬帶LNA是很有研究價值。其次，具有可調功能，能適用實際應用中的各種需要，具有更大的靈活性。根據(jù)本次課題的要求，我們認真取舍，充分的利用了數(shù)字系統(tǒng)以模擬的優(yōu)點并結合了單片機預置和控制放大器，這使系統(tǒng)的精確度和可控性得到了大大的提高。電壓增益AV可預置并顯示，預置范圍為0～60dB，步距為1dB；放大器的帶寬可預置并顯示（在5MHz、 10MHz 兩點）。人機接口友好，該系統(tǒng)采用128*64大屏幕液晶顯示器對參數(shù)和各種信息進行顯示，并具有簡單明了的按鍵，方便用戶進行設置。針對上述要求，認真考慮實行方案，認為放大器可以分為5個模塊來設計分別是前者緩沖級，中間放大級和帶寬選擇，末級功率放大，增益帶寬控制顯示部分和直流穩(wěn)壓電源。方案二： 。再用其他電流型運放放大至有效值10V。再用乘法器來控制輸入信號的幅值。以AD603為例，單片的AD603可以有40dB的可調的增益范圍。比較上述方案，方案一的增益調整不便，方案二可行性較差，方案三能較好的滿足設計要求，最終選擇方案三。這種方法簡潔，調節(jié)方便。圖23 末級功率放大原理圖比較上述三種方式：使用分立元件有其優(yōu)勢，但是調試困難，低頻響應與穩(wěn)定性之間有矛盾，不適和做直流放大；集成功率放大器很難滿足寬帶放大要求；使用電流反饋型的運放OPA603芯片配合BUF634可以方便實現(xiàn)上述功能。但是51單片機的功耗較大，而且數(shù)據(jù)端口較少，而且受到容量限制，只能完成較簡單的功能。其程序只要進行初始，不要不停地循環(huán)執(zhí)行，大大提高的系統(tǒng)的穩(wěn)定性。但是數(shù)碼管顯示內容只能是數(shù)字和幾個特定的字母，顯示內容有限，而且在數(shù)碼管用多是占用的單片機接口過多，浪費單片機的接口資源。根據(jù)此次的設計顯示內容，七段數(shù)碼管不能勝任顯示任務，故最好選用128*64的液晶屏作為本課題的顯示器。比較方案一和方案二覺，方案一控制簡單而且比較穩(wěn)定，但是本課題要求截止頻率在10MHz，市面上很難買到符合要求的專用濾波器，而且價格偏貴還要買相應的可調電容相匹配，實現(xiàn)較難。由于多級放大電路的通頻帶比組成它的每一級的通頻帶窄，輸入信號經過OPA642跟隨后進入系統(tǒng)放大，分析帶寬增益積，合理地配置各級的增益和帶寬?？傮w電路設計如圖5所示，由于AD603輸出的電壓有效值有限為2V，所以當增益為60 dB時，電壓增益分配為前級緩沖為0 dB，第一片AD603的增益為20 dB，AD818的低通濾波器的增益為4 dB，第二片的AD603的增益為20 dB，末級的功率放大增益為16 Db，這樣電路的總體增益為60 dB，輸出的電壓有效值可以達到10V，總體電路框圖如圖31所示。中間放大級增益最大，增益起伏主要來自這一級。使用12位的TLV5618，配合最大誤差為高精度 + 電壓基準源MAX6161，可以使 DA 輸出最大電壓起伏對應的增益起伏為 。所以最終在兩片AD603級聯(lián)時。根據(jù)資料使用 OPA603 的幅頻響應如圖32所示，在通頻帶內的最大起伏為 。末級功率放大使用 OPA603，15V 供電時的最大零點漂移為 6mV，作大信號放大使用時可以忽略但是若前級為衰減，這項的影響將十分顯著。首先：電阻熱噪聲由導體中電子的不規(guī)則運動產生。對于我們的設計而言，通過選擇低噪聲器件已能夠較好的解決系統(tǒng)固有噪聲的問題。運放實測表明，176。 實際系統(tǒng)中采用 2階有源巴特沃濾波器，5MHz 和10MHz 截頻的相頻、幅頻相應如圖 33(a)和圖 33(b)所示，可見通頻帶內相位線性度較好。地線在電路板焊的盡量粗，來過濾掉電路中的低頻諧波和高頻分量。可以采用177。圖41 OPA642前級跟隨電路 壓控運放AD603原理與電路AD603 的簡化原理框圖如圖42所示， 它由無源輸入衰減器、增益控制界面和固定增益放大器三部分組成。圖42中的“滑動臂”從左到右是可以連續(xù)移動的。根據(jù)放大器的增益關系式，選取合適的REXT，可獲得所需要的模式一與模式三之間的增益值。當VG500mV或VG+500mV時，增益（dB）與控制電壓VG之間不滿足線性關系，當VG=526mV時，Gmin(dB)=；VG=+526mV時，Gmax（dB）=GF。設計電路如圖44所示。MAX539采用自校正結構，其偏置電壓、增益和線性度等參數(shù)在出廠前均已微調，因此無需其它外接元件與外部調整。局可使 DACs輸出電壓和基準電壓同極性。DAC的輸入電阻取決于待轉換的數(shù)字量的大小，當待轉換的數(shù)字量為 555H時，輸入電阻為40kΩ，當為000H時，輸入電阻為 ∞，基準電壓輸入端的輸入電容的大小也依賴于待轉換的數(shù)字量。其輸入數(shù)字量和輸出電壓的關系如表41所示。而且要求通帶內平坦，帶內增益起伏控制在1 dB以內。該電路的參數(shù)關系為：R=R1=R2，C=C1=C2。查表可知點Q=，電路幅頻特性曲線最穩(wěn)定。當截止頻率為5MHz時R=R1=R2=1kW， C=C1=C2=15pF。OPA603作為超寬帶低噪聲電流型運放，內部原理圖如圖49所示。如果用單片的OPA603達不到設計要求，所以根據(jù)BURRBROWN公司應用手冊中介紹，使用寬帶高壓運放OPA603和高速緩沖器和BUF634配合，加入適當?shù)姆答?，即可可以提供電壓增益和電流放大，從而達到題設的要求。而且有八腳貼片式和便于散熱的五腳立式，由于五腳立式便于裝散熱器，所以最終選用五腳立式裝，而且選擇寬帶模式即V腳和BW腳相聯(lián)。每個顯示點對應一位二進制數(shù)，1表示亮，0表示滅。 由于多數(shù)液晶顯示模塊的驅動電路是由一片行驅動器和兩片列驅動器構成，所以12864液晶屏實際上是由左右兩塊獨立的64*64液晶屏拼接而成，每半屏有一個512*8 bits顯示數(shù)據(jù)RAM。其中5位命令控制端口和8位數(shù)據(jù)口與單片的數(shù)據(jù)端口相連。4*4的鍵盤有4個行向接口和4個列向接口共計8為接口，如果直接接入單片機步進可能由于模擬電流過大而損壞單片機的引腳而且還會占用單片機的接口資源。其中有 8 只按鍵還可以作為功能鍵使用，就像電腦鍵盤上的 Ctrl、Shift、Alt 鍵一樣。ZLG7290內部原理圖如圖413所示圖413 ZLG7290內部原理圖其中SegH ~ SegA為鍵盤接口，Dig0 ~ Dig7驅動LED接口。但是，如果采用硬件I2C總線，則通信波特率可以更高，因為硬件I2C的總線競爭和同步邏輯，是軟件無法模擬的。P11和P10與單片機MSP430F169的接口，按照 I2C總線協(xié)議的要求，信號線SCL和SDA上必須要分別加上上拉電阻，其典型值是10KΩ。圖中的J1～J8為鍵盤接口。由于系統(tǒng)的的輸入信號是小信號，所以電源中的低頻諧波和高頻分量要盡量去除，否則會對電路產生很嚴重的干擾，甚至會導致整個電路的波形失真。5V和177。同時數(shù)字地端口和模擬地端口也用電感隔離。圖51 系統(tǒng)軟件總體功能框圖系統(tǒng)軟件要完成增益和帶寬的設定和顯示功能，同時還要控制DA給出設定的電壓值和帶寬選擇信號。每個存儲單元存儲8個液晶點的顯示信息。每列中的8行點陣信息構成一個8bits二進制數(shù)，存儲在一個存儲單元中。例如點亮128*64的屏中（20，30）位置上的液晶點，因列地址30小于64，該點在左半屏第29列，所以CS1有效；行地址20除以8取整得2，取余得4，該點在RAM中頁地址為2，在字節(jié)中的序號為4；所以將二進制數(shù)據(jù)00010000（也可能是00001000，高低順序取決于制造商）寫入Xpage=2，Yaddress=29的存儲單元中即點亮（20，30）上的液晶點。即0xF5FF。下面簡單介紹程序編寫的流程（1）定義所有總線地址define WI1 XBYTE[0xF4FF] //向左半屏寫命令 define WD1 XBYTE[0xF5FF] //向左半屏寫數(shù)據(jù)define RI1 XBYTE[0xF6FF] //讀左半屏命令define RD1 XBYTE[0xF7FF] //讀左半屏數(shù)據(jù)define WI2 XBYTE[0xF8FF] //向右半屏寫命令define WD2 XBYTE[0xF9FF] //向右半屏寫數(shù)據(jù)define RI2 XBYTE[0xFAFF] //讀右半屏命令define RD2 XBYTE[0xFBFF] //讀右半屏數(shù)據(jù)（2）編寫底層程序（查忙，寫數(shù)據(jù)，讀數(shù)據(jù)）查忙（讀BF標志即DB7總線，亦即讀命令)BF=1表示模塊在內部操作,此時