【正文】 ime的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。 什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。（未知）解釋setup和hold time violation，畫圖說明，并說明解決辦法。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。（仕蘭微電子）什么是競爭與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，間，而CMOS則是有在12V的有在5V的。（飛利浦－大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。（南山之橋）1MOORE 與 MEELEY狀態(tài)機(jī)的特征。組合邏輯電路最大延遲為T2max,最小為T2min。（威盛VIA 上海筆試試題）1一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善timing。（威盛VIA 上海筆試試題）2化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（Infineon筆試）畫出CMOS的圖，畫出towtoone mux gate。（飛利浦－大唐筆試）3畫出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)。（Infineon筆試）3為了實(shí)現(xiàn)邏輯（A XOR B）OR （C AND D），請(qǐng)選用以下邏輯中的一種，并說明為什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）3用與非門等設(shè)計(jì)全加法器。（揚(yáng)智電子筆試）4用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（未知）4D觸發(fā)器和D鎖存器的區(qū)別。（南山之橋）5（未知）6BLOCKING NONBLOCKING 賦值的區(qū)別。（未知） 描述反饋電路的概念，列舉他們的應(yīng)用。（未知） 給出一差分電路，告訴其輸出電壓Y 和Y,求共模分量和差模分量。（仕蘭微電子） 1用運(yùn)算放大器組成一個(gè)10倍的放大器。（威盛VIA 2 上海筆試試題） 1說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（未知） 2卡諾圖寫出邏輯表達(dá)使。（威盛筆試題circuit ） 2畫出NOT,NAND,NOR的符號(hào)，真值表，還有transistor level的電路。（科廣試題） 3用邏輯們和cmos電路實(shí)現(xiàn)ab cd。 3給出一個(gè)簡單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。（未知） 4用波形表示D觸發(fā)器的功能。（威盛） 4畫出一種CMOS的D鎖存器的電路圖和版圖。（未知） 5latch與register的區(qū)別,。（南山之橋） 5用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。 input clk。 reg [7:0] q。 input clk , res0824et。 always ( posedge clk or posedge res0824et) if ( res0824et) out = 0。 endmodule 6可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請(qǐng)問：a) 你所知道的可編程邏輯器件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。 input res0824et。 always (posedge clk or posedge res0824et) if(res0824et) q = 0。（未知） 6用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（揚(yáng)智電子筆試） 7設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。（威盛） 7用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（飛利浦－大唐筆試） 7用verilog/vhdl寫一個(gè)fifo控制器(包括空，滿，半滿信號(hào))。（仕蘭微電子） 7sram，falsh memory，及dram的區(qū)別？（新太硬件面試） 7給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9 －14b)，問你有什么辦法提高refres0824h time，總共有5個(gè)問題，記不起來了。 名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，F(xiàn)IR IIR DFT(離散傅立葉變換)或者是中文的，比如： IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。（未知）從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知）Asic的design flow。 Verolog： CADENCE SYNOPSYS MENTOR VHDL : Modlesim模擬電路仿真工具： eesoft : hp3.）邏輯綜合（synthesis tools)邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。（仕蘭微面試題目）1列舉幾種集成電路典型工藝。（科廣試題）2Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit ）2說明mos一半工作在什么區(qū)。（未知）3太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？ （仕蘭微面試題目）中斷的概念？簡述中斷的過程。 　　 MOV P1，0FFH 　　 LOOP1 ：MOV R4，0FFH 　　 　　 MOV R3，00H 　　 LOOP2 ：MOV A，P1 　　 　　 SUBB A，R3 　　 JNZ SKP1 　　 　　 SKP1：MOV C，70H 　　 MOV ，C 　　 ACALL DELAY ：此延時(shí)子程序略 　　 　　 　　 AJMP LOOP1 單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）What is PC Chipset? （揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片?！　〕俗钔ㄓ玫哪媳睒蚪Y(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。 （漢王筆試）1cache的主要部分什么的。（華為面試題）給出時(shí)域信號(hào)，求其直流分量。（新太硬件面題）DSP、嵌入式、軟件等請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計(jì)一個(gè)簡單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（信威dsp軟件面試題）說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題）說說你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）請(qǐng)寫出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。 　　} 　　main() 　　{ 　　int *n,m[2]。 　　testf(n)。 　　n=m。n)。（威盛VIA 上海筆試試題）用C