eda技術(shù)實(shí)驗(yàn)報(bào)告8位二進(jìn)制加法器設(shè)計(jì)-wenkub
2023-06-20 18:28:47 本頁(yè)面
【正文】 了8位二進(jìn)制全加器頂層設(shè)計(jì)元件端口信號(hào)，輸入端口：AIN, BIN,是八個(gè)二進(jìn)制數(shù)，數(shù)據(jù)類(lèi)型被定義為STD_LOGIC_VECTOR。 CIN是輸入的進(jìn)位，數(shù)據(jù)類(lèi)型IN STD_LOGIC；輸出端口：SUM為和，數(shù)據(jù)類(lèi)型IN STD_LOGIC COUT為輸出的進(jìn)位。 COUT, SUM : OUT STD_LOGIC )。 END COMPONENT。 COUT = D OR F。ENTITY F_ADDER8 IS PORT ( AIN, BIN : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。END F_ADDER8。 SIGNAL C1, C2, C3,C4,C5,C6,C7: STD_LOGIC。 U4 : F_ADDER PORT MAP(AIN = AIN(3), BIN = BIN(3), CIN = C3, SUM = SUM(3), COUT = C4)。 U8 : F_ADDER PORT MAP(AIN = AIN(7), BIN = BIN(7), C
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1