【正文】 列） ： 把大量存儲(chǔ)單元電路按一定形式排列起來(lái)，即構(gòu)成存儲(chǔ)體。即可以寫(xiě)入 “ 0”、 “ 1”。存儲(chǔ)元是存儲(chǔ)器中最小的存儲(chǔ)單位。 ? (2) 非易失性存儲(chǔ)器 ? 電源掉電后，信息仍能繼續(xù)保存。 2022/5/31 14 (3) 光存儲(chǔ)器 ? 利用光學(xué)原理制成的存儲(chǔ)器，它是通過(guò)能量高度集中的激光束照在基體表面引起物理的或化學(xué)的變化，記憶二進(jìn)制信息。 ? 磁存儲(chǔ)器是利用磁性材料的的兩個(gè)不同剩磁狀態(tài)存放二進(jìn)制代碼 “ 0”和 “ 1”。當(dāng)對(duì)磁盤(pán)進(jìn)行信息存取時(shí)，先進(jìn)行尋道，屬于隨機(jī)方式，然后在磁道中尋找扇區(qū)，屬于順序方式。如磁帶存儲(chǔ)器，信息通常是以文件或數(shù)據(jù)塊形式按順序存放，信息在載體上沒(méi)有唯一對(duì)應(yīng)的地址，完全按順序存放或讀取。 ? (2) 只讀存儲(chǔ)器 (ROM) ? ROM存儲(chǔ)器中任何單元的內(nèi)容只能隨機(jī)地讀出而不能隨便寫(xiě)入和修改。 2022/5/31 6 (3) 高速緩沖存儲(chǔ)器（ Cache） ? Cache是一種介于主存與 CPU之間用于解決 CPU與主存間速度匹配問(wèn)題的高速小容量的存儲(chǔ)器。 2022/5/31 5 (2) 輔助存儲(chǔ)器 ? 為解決主存容量不足而設(shè)置的存儲(chǔ)器，用于存放當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。 2022/5/31 4 存儲(chǔ)器分類 ? 1．按與 CPU的連接和功能分類 ? (1) 主存儲(chǔ)器 CPU能夠直接訪問(wèn)的存儲(chǔ)器。2022/5/31 169。用于存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。當(dāng)需要運(yùn)行程序和數(shù)據(jù)時(shí)，將它們成批調(diào)入內(nèi)存供 CPU使用。 ? Cache用于存放 CPU立即要運(yùn)行或剛使用過(guò)的程序和數(shù)據(jù)。 ? ROM可以作為主存的一部分，用于存放不變的程序和數(shù)據(jù)，與 RAM分享相同的主存空間。 ? (4) 直接存取存儲(chǔ)器（ DAM） ? DAM是介于 RAM和 SAM之間的存儲(chǔ)器。 2022/5/31 9 3．按存儲(chǔ)介質(zhì)分類 ? 存儲(chǔ)介質(zhì)：具有兩個(gè)穩(wěn)定物理狀態(tài)，可用來(lái)記憶二進(jìn)制代碼的物質(zhì)或物理器件。早期有 磁芯存儲(chǔ)器 ，現(xiàn)多為 磁表面存儲(chǔ)器 ，如磁盤(pán)、磁帶等。如光盤(pán)存儲(chǔ)器。如 ROM、磁盤(pán)、光盤(pán)等。 ? 作為存儲(chǔ)元的條件： ? ① 有兩個(gè)穩(wěn)定狀態(tài)。 ? ③ 能夠識(shí)別器件當(dāng)前的狀態(tài)。存儲(chǔ)體一般都排列成陣列形式，所以又稱存儲(chǔ)陣列。 ? 因?yàn)?地址 是用二進(jìn)制進(jìn)行編碼的，所以又稱為地址碼 。 ? 例如 一個(gè) 32位字長(zhǎng)的按字節(jié)尋址計(jì)算機(jī)，一個(gè)存儲(chǔ)器字中包含四個(gè)可單獨(dú)尋址的字節(jié)單元。要對(duì)某一單元進(jìn)行存取操作，首先應(yīng)通過(guò)地址總線將被訪問(wèn)單元地址存放到地址寄存器中。數(shù)據(jù)寄存器是存儲(chǔ)器與計(jì)算機(jī)其它功能部件聯(lián)系的橋梁。主存與 CPU之間通過(guò)總線進(jìn)行連接。 ? 由于異步控制方式允許不同速度的設(shè)備進(jìn)行信息交換，所以多用于 CPU與外設(shè)的數(shù)據(jù)傳送中。 ? ② 在以字節(jié)為編址單位的機(jī)器中，常用字節(jié)表示存儲(chǔ)容量，例如 4MB、 16MB分別表示主存可容納 4兆個(gè)字節(jié) (MB)信息和 16兆個(gè)字節(jié)信息。 ? 即從存儲(chǔ)器接到 CPU發(fā)出的讀 /寫(xiě)命令和地址信號(hào)到數(shù)據(jù)讀入 MDR/從 MDR寫(xiě)入 MEM所需的時(shí)間。 ? tOE：指從讀（ OE）信號(hào)有效開(kāi)始，直到讀取的數(shù)據(jù)或指令在存儲(chǔ)器芯片的數(shù)據(jù)引腳上可以使用為止的時(shí)間間隔。 ? 帶寬也稱 存儲(chǔ)器數(shù)據(jù)傳輸率 、 頻寬 Bm ? 帶寬等于存儲(chǔ)器總線寬度除以存取周期。 ? ④ 采用雙端口存儲(chǔ)器。 ? 存儲(chǔ)器的總價(jià)格與存儲(chǔ)容量成正比，與存儲(chǔ)周期成反比。 ? 除上述幾個(gè)指標(biāo)外，功耗也是影響存儲(chǔ)器性能的因素之一。即構(gòu)成存儲(chǔ)器系統(tǒng)的多級(jí)層次結(jié)構(gòu)。 2022/5/31 45 半導(dǎo)體存儲(chǔ)器 ? 半導(dǎo)體存儲(chǔ)器的分類 半導(dǎo)體存儲(chǔ)器 RA M ROM 掩模只讀存儲(chǔ)器（掩模 ROM ） 一次可編程 ROM （ P ROM ） 可擦除可編程 ROM （ E P ROM ） 電可擦除可編程 ROM （ E2P ROM ） 閃爍可編程可擦除 ROM （ f lash m em o ry E P ROM ） 靜態(tài) RA M （ S RA M ） 動(dòng)態(tài) RA M （ DRA M ） 非易失性 RA M （ NV RA M ） 2022/5/31 46 隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)及工作原理 ? 1. 半導(dǎo)體存儲(chǔ)器芯片結(jié)構(gòu) 及實(shí)例 ? 存儲(chǔ)器組件 ? 把存儲(chǔ)體及其外圍電路（包括地址譯碼與驅(qū)動(dòng)電路、讀寫(xiě)放大電路及時(shí)序控制電路等 )）集成在一塊硅片上，稱為 存儲(chǔ)器組件 。 … An－ 1～ 0 … Dm－ 1～ 0 R/W CS 電源 地線 2022/5/31 49 1) 字片式結(jié)構(gòu)的存儲(chǔ)器芯片 地址線0 , 71 , 00 , 0 0 , 11 , 1 1 , 763 , 0 63 , 1 63 , 7地址譯碼器地址寄存器A 0A 1A 2A 3A 4A 5..................時(shí)序控制R / W CSW 0W 1W 63...控制線讀寫(xiě)電路D 0讀寫(xiě)電路D 1讀寫(xiě)電路D 7......數(shù)據(jù)線存儲(chǔ)陣列存儲(chǔ)單元2022/5/31 50 ? 單譯碼方式 （一維譯碼）： ? 訪存地址僅進(jìn)行一個(gè)方向譯碼的方式。 ? 6位訪存地址經(jīng)地址譯碼器譯碼選中某一輸出端有效時(shí)，與該輸出端相聯(lián)的一行中的每個(gè)單元電路同時(shí)進(jìn)行讀寫(xiě)操作，實(shí)現(xiàn)一個(gè)字的同時(shí)讀 /寫(xiě)。讀 /寫(xiě)放大電路與雙向數(shù)據(jù)線相連。 ? 雙譯碼方式 （ 二維譯碼）：采用行列譯碼的方式，位于選中的行和列的交叉處的存儲(chǔ)單元被唯一選中。將 12位地址分為 6位行地址和 6位列地址。 ? 每個(gè)多路轉(zhuǎn)接開(kāi)關(guān)由兩個(gè) MOS管組成，控制一列中的 64個(gè)存儲(chǔ)電路的位線與讀 /寫(xiě)電路的接通。 CS WR/2022/5/31 57 3） Intel 2114芯片 ? Intel 2114 是 1K 4位的靜態(tài) MOS存儲(chǔ)器芯片。 ? 存儲(chǔ)體中共有 4096個(gè)六管存儲(chǔ)單元電路，排列成 64 64陣列。 4個(gè)存儲(chǔ)電路對(duì)應(yīng)一個(gè)字的 4位。 CS WECSCSWEWE2022/5/31 61 2114的讀、寫(xiě)周期 ? 在與 CPU連接時(shí)， CPU的控制信號(hào)與存儲(chǔ)器的讀、寫(xiě)周期之間的配合問(wèn)題是非常重要的。 CS2022/5/31 62 ? 讀周期 （ tRC） ：存儲(chǔ)芯片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間。其相 “ 與 ” 的寬度至少應(yīng)為 tW ? 寫(xiě)數(shù)時(shí)間 （ tW）：片選 CS 和寫(xiě)命令 WE 信號(hào)均為低的時(shí)間。 CS WECS WECS WEWE2022/5/31 65 ? 寫(xiě)周期 （ tWC）：對(duì)芯片進(jìn)行連續(xù)兩次寫(xiě)操作的最小間隔時(shí)間。指出圖中寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。因此，當(dāng) R/W線處于低電平時(shí)，如果數(shù)據(jù)線改變了數(shù)值，那么存儲(chǔ)器將存儲(chǔ)新的數(shù)據(jù)⑤。 ? 16k的存儲(chǔ)器應(yīng)有 14根地址線，為了節(jié)省引腳，該芯片只使用 7根地址線 A6～ A0，采用 分時(shí)復(fù)用技術(shù) ，分兩次把 14位地址送入芯片。 ? 每根行選擇線控制 128個(gè)存儲(chǔ)電路的字線。同時(shí)，經(jīng)放大后的信息又回送到原電路進(jìn)行重寫(xiě)，使信息再生。 ? TMS4116芯片沒(méi)有專門(mén)設(shè)置選片信號(hào)，一般用 信號(hào)兼做選片控制信號(hào)。即一次可以刷新 128個(gè)存儲(chǔ)單元電路。放大器處于不穩(wěn)定平衡狀態(tài)。 2022/5/31 80 ? 若選中存儲(chǔ)電路原存 “ 1”，則 W2電位高于 W1的電位。 2022/5/31 81 ? 寫(xiě)入 ? 在 T T4開(kāi)始導(dǎo)通的同時(shí)，將待寫(xiě)信息加到 W2上。 ? 在寫(xiě)周期中，當(dāng) WE有效之后，所加的 DIN信號(hào)必須保持到 CAS變?yōu)榈碗娖街?，RAS、 CAS和 WE全部有效時(shí)，將 DIN數(shù)據(jù)寫(xiě)入被選的存儲(chǔ)單元。則 泄漏時(shí)間 Δt為： ? 說(shuō)明該動(dòng)態(tài) MOS元件每隔 2ms必須刷新一次， ? Δt就是刷新最大周期（刷新最大間隔）。每次由刷新地址計(jì)數(shù)器給出刷新的行地址，每刷新一行，刷新地址計(jì)數(shù)器加 1。 2022/5/31 89 ? 例如，設(shè) 16k 1位芯片的存儲(chǔ)矩陣為 128 128。 ? 因?yàn)榇鎯?chǔ)器的存取周期為 500ns，所以在 2ms內(nèi)需要有 500 128＝ 64181。 ? 集中式刷新的缺點(diǎn) 在 “ 死區(qū) ” 內(nèi) CPU必須停止訪存操作， CPU利用率低。 ? 分散式刷新的缺點(diǎn)：沒(méi)有充分利用所允許的最大刷新間隔 (2ms)，且刷新過(guò)于頻繁，人為降低了存儲(chǔ)器的速度。這樣每隔 128181。 ? 以 128 128陣列、存取周期為 500ns，刷新最大周期為 2ms的存儲(chǔ)器芯片為例。s即 30個(gè)存取周期用于讀/寫(xiě)操作，后 。 ? 透明式刷新方式的缺點(diǎn)：較難控制何時(shí)能夠進(jìn)行刷新，刷新控制電路極其復(fù)雜。 ? 要考慮 地址、數(shù)據(jù) 和 控制信號(hào)線 的連接。 ? 采用 位擴(kuò)展時(shí)， 芯片的單元數(shù)（字?jǐn)?shù)）與存儲(chǔ)器的單元數(shù)是一致的。 ? 2114為 1K 4位的芯片，現(xiàn)存儲(chǔ)器要求容量為1K 8位，單元數(shù)滿足，位數(shù)不滿足，需要1K 8/1K 4＝ 2片 2114來(lái)構(gòu)成存儲(chǔ)器。 MREQ 為 CPU的訪存請(qǐng)求信號(hào)，作為 2114的片選信號(hào)連接到 CS 上。 2022/5/31 102 ? 字?jǐn)U展的連接方式 ： ? ① 將所有芯片的地址線、數(shù)據(jù)線、讀 /寫(xiě)控制線均對(duì)應(yīng)地并接在一起，連接到地址、數(shù)據(jù)、控制總線的對(duì)應(yīng)位上。 2022/5/31 103 ? 例：用 16K 8位的存儲(chǔ)器芯片構(gòu)成 64K 8位的存儲(chǔ)器。 2022/5/31 104 ? 設(shè)存儲(chǔ)器從 0000H開(kāi)始連續(xù)編址，則四塊芯片的地址分配： ? 第一片地址范圍為： 0000H～ 3FFFH ? 第二片地址范圍為： 4000H～ 7FFFH ? 第三片地址范圍為： 8000H～ BFFFH ? 第四片地址范圍為： C000H～ FFFFH 2022/5/31 105 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH 第一片 01 00000000000000 01 11111111111111 4000H～ 7FFFH 第二片 10 00000000000000 10 11111111111111 8000H～ BFFFH 第三片 11 00000000000000 11 11111111111111 C000H～ FFFFH 第四片 片內(nèi)地址 片選地址 2022/5/31 106 CS0 CS1 CS2 CS3 片選 譯碼 16K 8 16K 8 16K 8 16K 8 MR E Q A15 A14 A13 A12 A0 D7 D6 D0 R /W … … 2022/5/31 107 3．字和位同時(shí)擴(kuò)展 ? 當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿足存儲(chǔ)器的要求時(shí)需要進(jìn)行字和位的同時(shí)擴(kuò)展。 ? ③ 不同地址區(qū)域內(nèi)，同一位芯片的數(shù)據(jù)線對(duì)應(yīng)地并接在一起，連接到數(shù)據(jù)總線的對(duì)應(yīng)位上。 ? 存儲(chǔ)器地址線 A11～ A0，芯片 片內(nèi)地址 A9～ A0，高兩位地址 A1 A10用于選片尋址。 ROM D7～ D0 A13 A0 CS DE … RAM D7～ D0 A13 A0 CS RD … WR 2022/5/31 113 ? ROM區(qū)： 16K 8位，需 1片 16K 8位 ROM芯片 ? RAM區(qū)： 32K 8位，需 2片 16K 8位 RAM芯片 ? I/O區(qū)： 16K 8位，主存不應(yīng)使用 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH ROM區(qū) 01 00000000000000 01 11111111111111 4000H～ 7FFFH I/O區(qū) 10 00000000000000 10 11111111111111 8000H～ BFFFH RAM區(qū) 1 11 00000000000000 11 11111111111111 C000H～ FFFFH RAM區(qū) 2 2022/5/31 114 ROM A13～ A0 CS DE RAM D7～ D0 A15 A14 CS RD WR RAM Y0 CS RD WR 地址譯碼器 MEMR