fpgacpld結(jié)構(gòu)與應(yīng)用(2)-wenkub
2023-05-11 08:42:37 本頁面
【正文】 圖 351 EPCS器件配置 FPGA的電路原理圖 X康芯科技 編程與配置 使用單片機(jī)配置 FPGA 圖 352 用 89C52進(jìn)行配置 X康芯科技 編程與配置 使用 CPLD配置 FPGA 使用單片機(jī)配置的缺點(diǎn)： 速度慢，不適用于大規(guī)模 FPGA和高可靠應(yīng)用； 容量小，單片機(jī)引腳少，不適合接大的 ROM以存儲較大的配置文件； 體積大，成本和功耗都不利于相關(guān)的設(shè)計。 X康芯科技 硬件測試技術(shù) 圖 344 邊界掃描數(shù)據(jù)移位方式 JTAG邊界掃描測試 X康芯科技 JTAG邊界掃描測試 圖 345 JTAG BST系統(tǒng)內(nèi)部結(jié)構(gòu) X康芯科技 JTAG邊界掃描測試 圖 346 JTAG BST系統(tǒng)與與FPGA器件關(guān)聯(lián)結(jié)構(gòu)圖 X康芯科技 硬件測試技術(shù) 圖 347 JTAG BST選擇命令模式時序 JTAG邊界掃描測試 嵌入式邏輯分析儀 X康芯科技 FPGA/CPLD產(chǎn)品概述 Lattice公司 CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2022E/2022VL/200VE系列 ispLSI 8000/8000V系列 ispLSI5000V系列 2. ispMACH4000系列 3. Lattice EC amp。 TMS 測試模式選擇 (Test Mode Select) 控制信號輸入引腳 ， 負(fù)責(zé) TAP控制器的轉(zhuǎn)換 。EDA 技術(shù)實(shí)用教程 第 3 章 FPGA/CPLD 結(jié)構(gòu)與應(yīng)用 概 述 X康芯科技 基本門 組合電路 時序電路 輸 入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出? ?圖 31 基本 PLD器件的原理結(jié)構(gòu)圖 X康芯科技 概 述 可編程邏輯器件的發(fā)展歷程 PROM (Programmable Read Only Memory) PLA (Programmable Logic Array) PAL (Programmable Array Logic) GAL (Generic Array Logic) EPLD CPLD FPGA X康芯科技 概 述 可編程邏輯器件的分類 可編程邏輯器件 （ P L D ） 簡單 P L D 復(fù)雜 P L D P R O M P A L P L A G A L C P L D F P G A 圖 32 PLD按集成度分類 X康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 33 常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照 X康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 34 PLD的互補(bǔ)緩沖器 圖 35 PLD的互補(bǔ)輸入 圖 36 PLD中與陣列表示 X康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 37 PLD中或陣列的表示 圖 38 陣列線連接表示 X康芯科技 簡單可編程邏輯器件原理 PROM 圖 39 PROM基本結(jié)構(gòu) 地址譯碼器存儲單元陣列? ??0A1A1?nA0W1W1?pW0F1F1?mFnp 2?0111201110110. . .AAAWAAAWAAAWnnnn ??????????X康芯科技 簡單可編程邏輯器件原理
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1