【正文】 PS模式 DCK GND CONF_DONE VCC nCONFIG nSTATUS DATA0 GND JATG模式 TCK GND TDO VCC TMS TDI GND X康芯科技 編程與配置 JTAG方式的在系統(tǒng)編程 表 33 圖 348接口各引腳信號(hào)名稱 X康芯科技 編程與配置 JTAG方式的在系統(tǒng)編程 圖 349 多 CPLD芯片 ISP編程連接方式 X康芯科技 編程與配置 使用 PC并行口配置 FPGA 圖 350 PS模式的 FPGA配置時(shí)序 X康芯科技 編程與配置 FPGA專用配置器件 圖 351 EPCS器件配置 FPGA的電路原理圖 X康芯科技 編程與配置 使用單片機(jī)配置 FPGA 圖 352 用 89C52進(jìn)行配置 X康芯科技 編程與配置 使用 CPLD配置 FPGA 使用單片機(jī)配置的缺點(diǎn)： 速度慢，不適用于大規(guī)模 FPGA和高可靠應(yīng)用； 容量小，單片機(jī)引腳少，不適合接大的 ROM以存儲(chǔ)較大的配置文件； 體積大，成本和功耗都不利于相關(guān)的設(shè)計(jì)。 TDO 測(cè)試數(shù)據(jù)輸出 (Test Data Output) 測(cè)試指令和編程數(shù)據(jù)的串行輸出引腳 ， 數(shù)據(jù)在 TCK的下降沿移出 。 習(xí) 題 X康芯科技 習(xí)題 31 OLMC有何功能 ？ 說明 GAL是怎樣實(shí)現(xiàn)可編程組合電路與時(shí)序電路的 。 數(shù)據(jù)在 TCK的上升沿移入 。 習(xí)題 32 什么是基于乘積項(xiàng)的可編程邏輯結(jié)構(gòu) ？ 習(xí)題 33 什么是基于查找表的可編程邏輯結(jié)構(gòu) ？ 習(xí)題 34 FPGA系列器件中的 EAB有何作用 ？ 習(xí)題 35 與傳統(tǒng)的測(cè)試技術(shù)相比 ， 邊界掃描技術(shù)有何優(yōu)點(diǎn) ？ 習(xí)題 36 解釋編程與配置這兩個(gè)概念 。EDA 技術(shù)實(shí)用教程 第 3 章 FPGA/CPLD 結(jié)構(gòu)與應(yīng)用 概 述 X康芯科技 基本門 組合電路 時(shí)序電路 輸 入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出? ?圖 31 基本 PLD器件的原理結(jié)構(gòu)圖 X康芯科技 概 述 可編程邏輯器件的發(fā)展歷程 PROM (Programmable Read Only Memory) PLA (Programmable Logic Array) PAL (Programmable Array Logic) GAL (Generic Array Logic) EPLD CPLD FPGA X康芯科技 概 述 可編程邏輯器件的分類 可編程邏輯器件 （ P L D ） 簡(jiǎn)單 P L D 復(fù)雜 P L D P R O M P A L P L A G A L C P L D F P G A 圖 32 PLD按集成度分類 X康芯科技 簡(jiǎn)單可編程邏輯器件原理 電路符號(hào)表示 圖 33 常用邏輯門符號(hào)與現(xiàn)有國(guó)標(biāo)符號(hào)的對(duì)照 X康芯科技 簡(jiǎn)單可編程邏輯器件原理 電路符號(hào)表示 圖 34 PLD的互補(bǔ)緩沖器 圖 35 PLD的互補(bǔ)輸入 圖 36 PLD中與陣列表示 X康芯科技 簡(jiǎn)單可編程邏輯器件原理 電路符號(hào)表示 圖 37 PLD中或陣列的表示 圖 38 陣列線連接表示 X康芯科技 簡(jiǎn)單可編程邏輯器件原理