基于fpga與鎖相環(huán)技術(shù)結(jié)合的可控信號源設(shè)計開題報告-wenkub
2023-04-26 22:40:00 本頁面
【正文】 ，從而可以產(chǎn)生高精確，高穩(wěn)定度，頻率可調(diào)的多頻率點，也是使得該課題成為可能。3．“文獻綜述”應(yīng)按論文的格式成文，并直接書寫（或打?。┰诒鹃_題報告第一欄目內(nèi)，學(xué)生寫文獻綜述的參考文獻應(yīng)不少于10篇（不包括辭典、手冊），其中至少應(yīng)包括1篇外文資料；對于重要的參考文獻應(yīng)附原件復(fù)印件，作為附件裝訂在開題報告的最后。 畢業(yè)設(shè)計(論文)開題報告題 目： 基于FPGA與鎖相環(huán)技術(shù)結(jié)合的可控信號源設(shè)計 系： 電氣信息學(xué)院 專 業(yè)： 電子信息工程 學(xué)生姓名： 學(xué) 號： 200901030116 指導(dǎo)教師： 2013年4月22日 開題報告填寫要求1．開題報告（含“文獻綜述”）作為畢業(yè)設(shè)計（論文）答辯委員會對學(xué)生答辯資格審查的依據(jù)材料之一。4．統(tǒng)一用A4紙，并裝訂單獨成冊，隨《畢業(yè)設(shè)計（論文）說明書》等資料裝入文件袋中。利來用鎖2 鎖相環(huán)技術(shù) 鎖相環(huán)技術(shù)始于De Bellescize在1932年提出同步檢波理論,首次公開發(fā)表了對鎖相環(huán)的描述，實現(xiàn)同步檢波。目前, 鎖相原理的應(yīng)用已經(jīng)深入到通信、雷達、原子物理學(xué),流體力學(xué)等。工藝發(fā)展使電源電壓降低,電壓設(shè)計范圍下降, 增大了設(shè)計難度。受溫度影響。在通信中調(diào)制解調(diào)自動頻率微調(diào)。 全數(shù)字鎖相環(huán)（ADPLL） 全數(shù)字鎖相環(huán)由邊沿控制ECPD,環(huán)路濾波器（一般可用可逆計數(shù)器）,壓控振蕩器所構(gòu)成。 (3)ADPLL的相位噪聲可做的更好,DCO的分解精度,相位噪聲和TDC的分解精度主要決定了PLL的相位噪聲特性。如今的工藝技術(shù),MOS clock速度越來越快,TDC分解精度也得益于此,這也是ADPLL的一個重要的發(fā)展趨勢。鎖相環(huán)鎖定后,輸出時鐘頻率是輸入時鐘頻率的N倍,也就是說,鎖相環(huán)可以從低頻輸入時鐘產(chǎn)生高頻輸出時鐘。數(shù)字通信系統(tǒng)中,發(fā)送端往往只發(fā)送數(shù)據(jù)流而不傳輸時鐘信號。芯片內(nèi)部有連線延遲,為了抑制時滯、提高系統(tǒng)的穩(wěn)定性,可以采用鎖相環(huán)來校準時鐘。頻率合成技術(shù)在本世紀30年代開始提出，它的發(fā)展已經(jīng)有70年的歷史。鎖相環(huán)它最早用于電視機的掃描同步電路，以減少噪聲對同步的影響，從而使電視的同步性能得到重大改進。鎖相環(huán)相當于大量濾波器，有利于集成。這是最先出現(xiàn)的一種合成器類型的頻率信號源。 4 關(guān)于MC145152芯片 MC145152是MOTOROLA公司生產(chǎn)的大規(guī)模集成電路，它是一塊采用半行碼輸入方式置定、由14根并行輸入數(shù)據(jù)編程的雙模CMOS－LSI鎖相環(huán)頻率合成器該芯片內(nèi)含參考頻率振蕩器、可供用戶選擇的參考分頻器(128ROM參考譯碼器和12bit247。其中，10bit247。當MC為低電平時，雙模分頻器用（P＋1）去除；當MC為高電平時，雙模分頻器用模數(shù)P去除。N的取值范圍為3～1023，A的取值范圍為0～63。（5）它有兩路鑒相信號輸出，其中，ФR、ФV用來輸出鑒相誤差信號，LD用來輸出相位鎖定信號。因此，高質(zhì)量，高精確度，高頻率穩(wěn)定度可控信號源任然是現(xiàn)在所需要滿足的，本課題的研究在此方面具有一定的意義。鎖相環(huán)它最早用于電視機的掃描同步電路，以減少噪聲對同步的影響，從而使電視的同步性能得到重大改進。針對在實際中一些理論性強，難度大的知識點，不能完全領(lǐng)會的需要認真學(xué)習(xí)，勤奮好學(xué)，虛心求教。早期的頻率合成器主要由分立元器件來實現(xiàn)。在有些場合，專用DDS 芯片在控制方式、轉(zhuǎn)化速度等方面往往與系統(tǒng)的要
高考資料相關(guān)推薦
鄂ICP備17016276號-1