eda設(shè)計報告word版-wenkub
2023-04-26 22:29:14 本頁面
【正文】 實(shí)現(xiàn)的數(shù)字鐘到現(xiàn)在廣泛應(yīng)用的采用高集成度芯片實(shí)現(xiàn)的數(shù)字鐘。數(shù)字鐘正在向著功能強(qiáng)，體積小，重量輕等方向不斷發(fā)展，本設(shè)計主要介紹的是一個基于超高速硬件描述語言VHDL對數(shù)字鐘中顯示電路進(jìn)行編程實(shí)現(xiàn)。通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計知識理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識，學(xué)習(xí)VHDL基本單元電路的綜合設(shè)計應(yīng)用。2）具有調(diào)節(jié)小時、分鐘及清零的功能。它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外應(yīng)有校時功能和一些顯示星期、報時、停電查看時間等附加功能。將標(biāo)準(zhǔn)秒信號送入“秒計數(shù)器”，“秒計數(shù)器”采用60進(jìn)制計數(shù)器，每累計60秒發(fā)出一個“分脈沖”信號，該信號將作為“分計數(shù)器”的時鐘脈沖。工作原理圖如圖所示。2）底層文件名稱： 秒計時器（second）是由一個60進(jìn)制的計數(shù)器構(gòu)成的，具有清0、置數(shù)和計數(shù)功能。 時計時器（hour）是由一個24進(jìn)制的計數(shù)器構(gòu)成的，具有清0、置數(shù)和計數(shù)功能。3） 實(shí)驗(yàn)連線：reset、setmin、hour連接撥動開關(guān)；計數(shù)時鐘信號clk接1HZ/4HZ時鐘信號；speak與揚(yáng)聲器驅(qū)動speaker相連；lamp與三個發(fā)光二極管相連；hour[5..0]、minute[6..0]、second[6..0]分別與七段LED數(shù)碼管相連。時、分、秒計數(shù)器都需要用譯碼電路和LED數(shù)碼管進(jìn)行譯碼和顯示。 use 。 enmin:out std_logic。 signal enmin_1,enmin_2:std_logic。process(clk,reset,setmin)begin if(reset=39。039。)then if(count(3 downto 0)=1001) then if(count1660)then if(count=101101)then enmin_1=39。 end if。 enmin_1=39。039。end art。整點(diǎn)報時報警模塊（文件名：） 1）VHDL語言描述程序見附錄2）整點(diǎn)報時模塊仿真波形圖3）波形分析由圖知對于整點(diǎn)報時模塊，當(dāng)分鐘計數(shù)至59時來一個時鐘脈沖則產(chǎn)生一個進(jìn)位信號，分鐘計數(shù)到00，此時產(chǎn)生報警信號持續(xù)一分鐘。六、實(shí)驗(yàn)總結(jié) 由上可知，該數(shù)字鐘系統(tǒng)實(shí)現(xiàn)了計時、時間重置、整點(diǎn)報時的功能。通過仿真和硬件測試，讓我認(rèn)識到調(diào)試和硬件測試手段的多樣化，對于同一功能的電路可以采用多種模式進(jìn)行硬件測試，但要選擇一個最佳方案，從而進(jìn)行信號引腳的鎖定并與相應(yīng)功能塊的硬件電路接口相連。七、參考文獻(xiàn)目錄1.《EDA技術(shù)基礎(chǔ)》 主編 趙明富 李季軍 北京大學(xué)出版社2.《可編程器件EDA技術(shù)與實(shí)踐》 主編 沈明山 李國洪 機(jī)械工業(yè)出版社3.《EDA工程實(shí)踐技術(shù)》 主編 付家才,郭殿林 化學(xué)工業(yè)出版社 17。在應(yīng)用VHDL的過程中讓我真正領(lǐng)會到了其
電大資料相關(guān)推薦
鄂ICP備17016276號-1