不同公司數(shù)字電路筆試試題-wenkub
2023-04-08 05:47:04 本頁面
【正文】 芯片外部加電容。說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立時間Setup time,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。（線或則是下拉電阻）什么是Setup 和Holdup時間？（漢王筆試）setup和holdup時間,區(qū)別.（南山之橋）解釋setup time和hold time的定義和在時鐘信號延遲時的變化。同步電路利用時鐘脈衝使其子系統(tǒng)同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時鐘之間有固定的因果關(guān)系。由於非同步電路具有下列優(yōu)點無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性因此近年來對非同步電路研究增加快速，論文發(fā)表數(shù)以倍增，而Intel Pentium 4處理器設(shè)計，也開始採用非同步電路設(shè)計。（未知）解釋setup和hold time violation，畫圖說明，并說明解決辦法。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。（仕蘭微電子）什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭。同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時鐘之間有固定的因果關(guān)系。 同時在輸出端口應加一個上拉電阻。建立時間是指觸發(fā) 器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。建立時間是指在時鐘邊沿前，數(shù)據(jù)信 號需要保持不變的時間。 說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。 1如何解決亞穩(wěn)態(tài)。 1IC設(shè)計中同步復位與 異步復位的區(qū)別。（飛利浦－大唐筆試） Delay period setup ? hold 1時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max，最小為T1min。（威盛VIA 上海筆試試題） 1說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。（未知） 2卡諾圖寫出邏輯表達使。（威盛筆試題circuit ） 2畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。（科廣試題） 3用邏輯們和cmos電路實現(xiàn)ab+cd。 3給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點波形。（未知） 4用波形表示D觸發(fā)器的功能。（威盛） 4畫出一種CMOS的D鎖存器的電路圖和版圖。（未知） 5latch與register的區(qū)別,。（南山之橋） 5用你熟悉的設(shè)計方式設(shè)計一個可預置初值的7進制循環(huán)計數(shù)器，15進制的呢？（仕蘭微電子） 60、數(shù)字電路設(shè)計當然必問Verilog/VHDL，如設(shè)計計數(shù)器。（揚智電子筆試） module dff8(clk , reset, d, q)。 output [7:0] q。
法律信息相關(guān)推薦
鄂ICP備17016276號-1