eda課程設(shè)計報告--交通燈控制器-wenkub
2023-04-07 00:27:30 本頁面
【正文】 dat=miao[3:0]。 if(count==2539。assign seg=seg_r。reg num。reg[7:0] seg_r。output[4:0] led。其他要求：（1）晶振為12 MHz（2）采用CPLD 器件，為ALTERA 的EPM7064SL44（3）采用數(shù)碼管顯示二、硬件系統(tǒng)設(shè)計電路原理圖： CPLD核心電路 數(shù)碼管顯示電路 LED指示燈電路管腳分配管腳分配：CPLD型號： FAMILY：MAX7000AE DEVICE：EPM7064AELC4410 sys_clk : pin 43 // 12Mhz 4個LED燈： led0 ~ led3 : pin 14 16 17 18 8個數(shù)碼管：8個位線：0~3(dig0~dig3)：pin 34, 33，31, 29, 4~7 (dig4~dig7)：pin 28 , 27,26 , 25 8個數(shù)據(jù)線：seg0~seg 3: pin 36, 37 ,39, 40 seg4~seg 7: pin 41, 4 , 5, 6 4個按鍵：sw0~sw3: pin 19, 20, 21, 24 設(shè)計方案三、Verilog HDL 代碼設(shè)計module ds(clk,led,dig,seg)。（２）主干道緩沖（黃燈）：6秒，(不顯示計數(shù))，秒計時的頻率為1Hz 。（３）支路通行（綠燈）：20秒，主干道紅燈，數(shù)碼管實時顯示倒計時的秒，秒計時的頻率為1Hz 。//輸入input clk。//定義變量reg[24:0] count。reg[3:0] dig_r。reg[1:0] flag。assign led=leden。d24000000) begin count=2539。 1:disp_dat=miao[7:4]。b1110。b1011。h0:seg_r=839。hf9。 439。h4:seg_r=839。h92。 439。h8:seg_r=839。h90。 if(miao[3:0]==439。b01101。h1) begin miao[3:0]=miao[3:0]139。b1。 主
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1