【正文】 級寫出 ACBCABYYYY 321 ==例 2. A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或表達式 3 真值表 CABCABY ++= 3 4 電路的邏輯功能 當輸入 A、 B、 C中有 2個或 3個為1時，輸出 Y為 1，否則輸出 Y為 0。 ABCYamp。 amp。 組合邏輯電路的特點 數(shù)字電路 組合邏輯電路 時序邏輯電路 每一個輸出變量是全部 或部分輸入變量的函數(shù)： Y1=f1（ A A …、 Ai） Y2=f2（ A A …、 Ai） …… Yj=fj（ A A …、 Ai） … … 組合 邏輯 電路 A 1 A 2 A i Y 1 Y 2 Y j 用邏輯圖表示的邏輯功能不夠直觀 ,還需把它轉(zhuǎn)換成邏輯函數(shù)式或邏輯真值表，以使電路的邏輯功能更加直觀、明顯。 若干常用的組合邏輯電路 167。第三章 組合邏輯電路 167。 組合電路中的競爭 — 冒險現(xiàn)象 167。 167。 amp。amp。所以這個電路實際上是一種 3人表決用的組合電路：只要有 2票或 3票同意，表決就通過 。所以 Y和 A、 B的邏輯關(guān)系為與非運算的關(guān)系。表示成功與否的燈為 Y，合格為 1，否則為 0。amp。 輸出函數(shù)式 用與門、或門設(shè)計電路 用與非門設(shè)計電路 思考： 若 只 用二輸入與非門設(shè)計電路，如何畫邏輯圖？ Y=AB+BC+AC ACBCABY ??=提示： 的形式畫邏輯圖。 amp。 ≥1 A B C Y Y=（ AB BC） AC ? ? 將函數(shù)式化為 167。 4 、 邏輯圖 I3 I2 I1 I0 Y1 Y0 4線 —— 2線 I3 I2 I1 I0 Y1 Y0 4線 —— 2線 amp。 2. 輸出函數(shù)式 真值表 輸 入 輸出 I3 I2 I1 I0 Y1 Y0 Y1=I3I2 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 X 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 X Y0=I3 I2+I3I1 0 X X X 1 0 X X 1 1 0 X 1 1 1 0 0 0 0 1 1 0 1 1 Y1 I3I2 I1I0 00 01 11 10 00 01 11 10 Y0 I3I2 I1I0 00 01 11 10 00 01 11 10 輸出反碼。輸出原碼。39。 Y3 amp。 當控制端 S1S2S3=100 時，譯碼器處工作狀態(tài)， 它能將三位二進制數(shù)的每個代碼分別譯成 低電平 。 2）連線圖之一 輸 入 輸 出 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 D2 D1 D0 Z3 Z2 Z1 Z0 Z7 Z6 Z5 Z4 例： 試用兩片 2線 — 4線譯碼器組成 3線 — 8線譯碼器，將輸入的 三位二進制代碼 D2 D1 D0譯成 8個獨立的低點平信號 Z7~Z0。 D2 D1 D0 S2 (2) S1 A1 A0 (1) S1 S2 A1 A0 1 D2 = 0 時， (1)片工作 。 74LS248 A3 A2 A1 A0 a b c d e f g +U a b c d e f g a b c d e f g 按內(nèi)部連接方式不同，七段數(shù)字顯示器分為 共陰極 和 共陽極 兩種。 （ 2） 滅零 。 （ 3） 試燈 。 作輸出端使用時，受控于 RBI。因此 BI稱為 滅燈輸入端 。 函數(shù)變量的 權(quán)位 應 與 所用譯碼器輸入代碼的 權(quán)位 相 對應 ； 所用譯碼器輸出 1有效時，輸出端應附加 或門 ； 把原函數(shù)化為 最小項之和 形式； 根據(jù)函數(shù)的變量數(shù) n ， 確定用 n線 —— 2n線譯碼器； 所用譯碼器輸出 0有效時，輸出端應附加 與非門 。 m6 例 2： 用 一片 74LS138實現(xiàn) 1位全加器的邏輯功能 連接線路如圖。 amp。 1 2 A A 0 1 A 3 A S 1 74LS138(2) 0 A 1 A 2 A 9 14 10 Z Z Z Z 12 Z 13 Z 11 Z 15 5 Y 7 Y Y Y Y Y 5 4 3 0 1 6 Y Y Z 8 S 2 S 3 1 S 74LS138(1) A 1 A 2 A 0 0 1 6 2 Z Z Z Z 4 Z 5 Z Z 3 Z 7 2 Y 7 Y Y Y Y Y 5 4 3 0 1 6 Y Y 2 S 3 S 0 練習 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)： ACBCABL ++=A B CCABCBABCAL +++=???? 7653 mmmm解： 將邏輯函數(shù)轉(zhuǎn)換成最小項表達式 ， 再轉(zhuǎn)換成與非 — 與非形式 。 解： 寫出各輸出的最小項表達式 ， 再轉(zhuǎn)換成與非 — 與非形式 : ABCCBACBACBAL +++= 74217421 mmmmmmmm ???=+++=CABCBABCAF ++= 653653 mmmmmm ??=++=CABCBACBACBAG +++= 64206420 mmmmmmmm ???=+++= 用一片 74LS138加三個與非門就可實現(xiàn)該組合邏輯電路 。 amp。 A1A0的狀態(tài)決定了與 或門中哪個與門被接通； 三、邏輯 電路 圖 ≥1 Y amp。 解：連接線路如圖 1 A2 ≥1 Y 當 A2=0時， (1)部分電路工作， 可在 D0 ~ D3 種選擇某個數(shù)據(jù)； （ 1） （ 2） A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 74LS153 D22 D20 D12 D10 D23 D21 S2 D13 D11 S1 Y2 Y1 A1 A0 可在 D4 ~ D7中選擇某個數(shù)據(jù)。 寫出邏輯函數(shù)式： R A GGRAGARAGRGARZ ++++=)(1)()()( AGGARGARGARZ ?+++=R： A： G： 寫成數(shù)據(jù)選擇的標準式： A1=A， A0=G D0= R D1=D2=R D3=1 A G 1 R Z 1 S A 3 D D 1 2 D Y 1 D 0 A 0 4選 1數(shù)據(jù)選擇器 Y=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3 例 3. 試用 4選 1數(shù)據(jù)選擇器（ MUX）設(shè)計舉重裁判電路。 輸 入 輸 出 1位全加器 能將低位的進位信號納入計算的加法器稱為全加器 輸入 輸出 A B CI CO S ICBAmmmmS ??=+++= 7421IIO ACBCABmmmmC ++=+++= 7653CO ∑ CI A B S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1位 全加器 真值表 : 1位 全加器 輸出表達式： 邏輯符號： 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 邏輯圖 : 雙全加器 74LS183 （ a） 1/2邏輯圖 （ b）圖形 符號 二、多位加法器 兩個多位數(shù)相加時，可采用全加器級聯(lián)的形式來實現(xiàn)，即把低位的進位輸出接到相鄰高位的進位輸入端， 串行進位加法器 4位 串行進位加法器： 1 0 0 1 1 1 0 1 1 1 1 例如做 14+7的運算： =（ 10101） 2 = 16+4+1 =（ 21） 10 0 1 1 1 0 (1110)2+(0111)2 0 CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S 超前進位加法器 因為進位是逐級進行的，故串行進位運算速度慢，但其電路結(jié)構(gòu)簡單，適合在運算速度要求不高的場合應用； 用 超前進位法 可提高運算速度，常用 4位超前進位加法器有74LS283等。 邏輯符號： 三、加法器的應用 加法器常用來進行代碼轉(zhuǎn)換。 思考： 用一片 74LS283把 余 3碼轉(zhuǎn)換成 8421BCD碼 ？？ 用一片 74LS283,附加必要的門電路