[高等教育]第6章總線系統(tǒng)-wenkub
2023-02-03 10:28:38 本頁面
【正文】 設之間仍使用系統(tǒng)總線實現(xiàn) DMA操作，而不必經(jīng)過 CPU。 取指令、執(zhí)行指令的過程。 4 總線周期 (1) 正常總線周期： 由一次地址時間和一次數(shù)據(jù)時間組成。 注 ： 在任何時刻，只可以有 一個部件 向總線上發(fā)送信息 ，但卻可以 有一個或多個部件 同時接收信息 。 總線（ BUS）的基本概念 總線的概念和結構形態(tài) 由傳輸信息的 電路 和管理信息傳輸?shù)?協(xié)議 組成 。 2 總線分類 （ 1） 內部總線 ： CPU內部 連接各寄存器及運算部件之間的總線 。 控制向總線發(fā)送信息通常用 帶有高阻態(tài)輸出的選通門 實現(xiàn)。 (2) BURST總線周期： 由一次地址時間和多次數(shù)據(jù)時間組成。 單總線系統(tǒng)中，對輸入 /輸出設備的操作，完全和主存的操作方法一樣來處理。 注 ：以增加硬件為代價。其中系統(tǒng)總線是 CPU、主存和通道 (IOP)之間進行數(shù)據(jù)傳送的公共通路；而 I/O總線是多個外部設備與通道進行數(shù)據(jù)傳送的公共通路 。 中斷和同步總線 ： 用于處理帶優(yōu)先級的中斷操作，包括 中斷請求線 和 中斷認可線 。 1） CPU總線 即 CPU存儲器總線 ， 64位數(shù)據(jù)線 +32位地址線的同步總線，總線時鐘頻率 (60MHz)，總線上還有一個 L2級 cache，由主存控制器和 cache控制器芯片來管理 CPU對主存和 cache的存取，主控是 CPU，在必要時可以放棄總線控制權， 是 CPU引腳信號的延伸 。 一般有擴充槽 34個，以便支持各種 16位 /8位適配器卡。 3） ISA總線 總線結構實例 信息的傳送方式 1. 碼元 信息傳輸通道中，攜帶數(shù)據(jù)信息的信號單元 。 總線接口 總線接口 只用一條傳輸線，且采用脈沖傳送 。 缺點 ： 速度慢、效率低 。 接口的基本概念 I/O設備適配器 ， 廣義上講，接口 指 CPU和主存、外圍設備之間通過總線進行連接的邏輯部件 。 狀態(tài) ： 監(jiān)視外圍設備的工作狀態(tài)并保存狀態(tài)信息，供CPU詢問外圍設備時進行分析之用 。 接口通常具有的功能： 接口的基本概念 適配器必須有的兩個接口（側面） : (1) 和系統(tǒng)總線的接口 ，其數(shù)據(jù)交換一定是并行方式； (2) 和外設的接口 ，可能是并行或串行； 分類： ? 串行數(shù)據(jù)接口 ? 并行數(shù)據(jù)接口 接口 外設 系統(tǒng)總線 并 串 接口的基本概念 總線的仲裁、定時和數(shù)據(jù)傳送模式 總線控制器 它是總線系統(tǒng)的核心，任務是 管理總線的使用 ，包括 總線上設備的管理和設備使用總線過程的管理 。 (2) 總線系統(tǒng)的定時 產(chǎn)生主要各種總線命令和標識信號，協(xié)調設備的工作，輔助總線仲裁器工作，控制設備總線的時間，產(chǎn)生各種定時信號等。 對多個主設備提出的占用總線請求，一般采用 優(yōu)先級 或 公平策略 進行仲裁。 按照總線仲裁電路的位置不同，仲裁方式分
教學課件相關推薦
鄂ICP備17016276號-1