【正文】 降低。 ?但電容總有一定的漏電阻 ?見圖，刷新的原因。 隨機讀寫存儲器 RAM ? DRAM存儲器 —— 電路組成 ?一只 MOS晶體管 T和一個電容 C。 隨機讀寫存儲器 RAM ? DRAM存儲器 ? SRAM能長久保持信息，不需刷新，工作穩(wěn)定可靠。 需由片選信號來區(qū)分各片地址。 ?因此，存儲器同 CPU連接時，要完成地址線的連接、數(shù)據(jù)線的連接和控制線的連接。 ?例中用此方案共需字線條數(shù)為： 1024條。 amp。 amp。 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ? 一個 SRAM存儲器由存儲體、讀寫電路、地址譯碼電路和控制電路等組成。寫完成后譯碼線上高電位信號撤消，電路進(jìn)入保持狀態(tài) 。 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲元 該電路工作原理 （ 1） 寫入 “ 0” ： 首先譯碼選中； ? 對于 SRAM而言，電路為觸發(fā)器結(jié)構(gòu)。 存儲器概述 ?存儲器分類 ?按存儲介質(zhì)分類：磁表面 /半導(dǎo)體存儲器 ?按存取方式分類：隨機 /順序存取（磁帶） ?按讀寫功能分類： ROM， RAM ?RAM：雙極型 /MOS ?ROM： MROM/PROM/EPROM/EEPROM ?按信息的可保存性分類：永久性和非永久性的 ?按存儲器系統(tǒng)中的作用分類：主 /輔 /緩 /控 存儲器概述 ?多層次存儲體系結(jié)構(gòu) ?主存的速度總落后于 CPU的需要，主存的容量總落后于軟件的需要。又稱為訪問周期、存取周期、讀寫周期等。 ?容量越大、速度越快，價格就越高。 ② 主存由單體發(fā)展到多體交叉（并行）。s 2K字節(jié) 2 磁芯 32K字節(jié) 3 磁芯 750m181。s 1M字節(jié) IC， LSI 320m181。 ③ 采用了虛擬存儲技術(shù)。 存儲器概述 ?評價存儲器性能的主要指標(biāo) ?速度 (1)存取時間 （ Memory Access Time）：孤立地考察某一次 R/W 操作所需要的時間，以 TA表示。 (3)頻帶寬度 Bm： 單位時間內(nèi)能夠訪問到的數(shù)據(jù)個數(shù)，也叫做存儲器的數(shù)據(jù)傳輸率： Bm=W/TM（位 /秒） ?W：每次 R/W 數(shù)據(jù)的寬度，一般等于 Memory字長。 ?為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用多級存儲器體系結(jié)構(gòu)，即使用高速緩沖存儲器、主存儲器和外存儲器。 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲元 該電路工作原理 ? 它是由兩個 MOS反相器交叉耦合而成的觸發(fā)器，一個存儲元存儲一位二進(jìn)制代碼，這種電路有兩個穩(wěn)定的狀態(tài)。然后在 I/O線上輸入 高 電位，在I/O線上輸入 低 電位，開啟T5,T6,T7,T8四個晶體管把 高、 低 電位分別加在 A， B點，使 T1管 截止 ，使 T2管 導(dǎo)通 ，將 “ 1”寫入存儲元。首先譯碼選中； 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲元 該電路工作原理 （ 2）讀出： 若某個存儲元被選中，則該存儲元的 T5,T6,T7,T8管均導(dǎo)通， A， B兩點與位線 D與 D相連存儲元的信息被送到 I/O與I/O線上。 存儲體 陣列 I/O電路及 R/W控制 電路 地址 譯碼 驅(qū)動 地址線 數(shù)據(jù)線 讀寫控制信號 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?存儲體 存儲體 ┇ ┇ ┇ 存儲單元 ??? ??? ??? 存儲元 單元地址 00… 00 00… 01 . . . . . XX… XX 存儲容量 MAR CPU 存儲體主要概念之間的關(guān)系圖 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?地址譯碼驅(qū)動系統(tǒng) ?把 CPU給定的地址碼翻譯成能驅(qū)動指定存儲單元的控制信息。 字線 w00 字線 w01 amp。 A1 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 基本組成 ?地址譯碼驅(qū)動系統(tǒng)： 一維 和 二維 地址譯碼方案 ?二維地址譯碼方案 ：從 CPU來的地址線分成兩部分，分別進(jìn)入 X（橫向）地址譯碼器和 Y（縱向）地址譯碼器，由二者同時有效的字線交叉選中一個存儲單元。 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?存儲器芯片的容量是有限的，為了滿足實際存儲器的容量要求，需要對存儲器進(jìn)行擴展。 ?位字?jǐn)U展法：位擴展法和字?jǐn)U展法的綜合 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?位擴展 ?舉例：使用 8K X 1的 RAM存儲芯片組成 8K X 4的存儲器 中央處理器 地址總線 8KX1 3 8KX1 4 8KX1 2 8KX1 1 數(shù)據(jù)總線 D3 D1 D0 D2 A12~A0 A12~A0 A12~A0 A12~A0 D0 D0 D0 D0 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?字?jǐn)U展，舉例：用 16K 8 的芯片組成 64K 8的存儲器 解 : 地址分配與片選邏輯 地址 片號 片外 A15A14 片內(nèi) A13 A12 A11… A1 A0 說明 1 2 3 4 0 0 0 0 1 0 1 1 0 0 0 … 0 0 1 1 1 … 1 1 0 0 0 … 0 0 1 1 1 … 1 1 0 0 0 … 0 0 1 1 1 … 1 1 0 0 0 … 0 0 1 1 1 … 1 1 最低地址 最高地址 1 0 1 1 0 1 0 1 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?字?jǐn)U展，舉例：用 16K 8 的芯片組成 64K 8的存儲器 A15 A14 A0 A13 WE D7— D0 CPU 2： 4 譯碼器 CE 16K 8 WE CE 16K 8 WE CE 16K 8 WE CE 16K 8 WE … 隨機讀寫存儲器 RAM ? SRAM存儲器 —— 存儲器與 CPU的連接 ?位字?jǐn)U展法 ?舉例：現(xiàn)有 2114即 1K 4 RAM芯片，要構(gòu)成 8K X 16位主存，應(yīng)該用多少片 2114？畫出擴展、連接圖 。 ?但它也有缺點：功耗大，集成度低。 ?電容 C 的特點是電容值極小，充電快，又能較長時間地維持電荷。 字線 W T CD C D（位線） R 隨機讀寫存儲器 RAM ? DRAM存儲器 —— 工作原理 （ 2）寫入：字線的正驅(qū)動脈沖打開 T。 ?可見單管 DRAM為 “ 破壞性讀出 ” 電路，即信息讀出后要立即恢復(fù)， 否則已丟掉。 ?原存 “ 1”：電荷經(jīng) T使 D線電位升高； ?原存 “ 0”： D線電位將降低。從整個DRAM上一次刷新結(jié)束到下一次刷新完為止的時間間隔叫