【正文】 講內(nèi)容 ?存儲系統(tǒng)概述 ?主存儲器的組成與工作原理 ?高速緩沖存儲器的結(jié)構(gòu)與工作原理 ?輔助存儲器（磁表面存儲器） ?虛擬存儲系統(tǒng) ?存儲系統(tǒng)概述 ?主存儲器的組成與工作原理 ?高速緩沖存儲器的結(jié)構(gòu)與工作原理 ?輔助存儲器（磁表面存儲器） ?虛擬存儲系統(tǒng) 存儲系統(tǒng)概述 ?存儲器分類 ?按介質(zhì)分類： ? 磁介質(zhì)存儲器 ? 半導(dǎo)體存儲器 ? 光盤存儲器 ?按訪問方式分類： ? 機(jī)訪問存儲器（ Random Access Memory— RAM） ? 只讀存儲器（ Read Only Memory— ROM） ? 順序訪問存儲器（ Tape） ? 直接訪問存儲器（ Disk） ? 聯(lián)想存儲器 (某些 Cache) ?按功能分類： ? 高速緩沖存儲器 ? 主存儲器 ? 輔助存儲器 ? 控制存儲器 存儲系統(tǒng)概述 ?存儲器的性能指標(biāo) ?訪問時間（ Access Time）： ? 隨機(jī)訪問存儲器：訪問時間指讀或?qū)懖僮魉脮r間，即從給定地址到存儲器完成讀或?qū)懖僮魉钑r間。 ?帶寬 （ Bandwidth）／ 數(shù)據(jù)傳輸率（ Transfer Rate） ? 一般的隨機(jī)訪問存儲器： 1／ Cycle Time； ? 其他類型： TN=TA+N/R TN： 讀寫 N Bits所需的平均時間 TA： 訪問時間 N： N Bits R： 存儲部件的數(shù)據(jù)傳輸率 （ bits /s） 存儲系統(tǒng)概述 ?存儲器的層次結(jié)構(gòu) Control Datapath Secondary Storage (Disk) Processor Registers Main Memory (DRAM) Second Level Cache (SRAM) OnChip Cache 1s 10,000,000s (10s ms) Speed (ns): 10s 100s 100s Gs Size (bytes): Ks Ms Tertiary Storage (Tape) 10,000,000,000s (10s sec) Ts 存儲系統(tǒng)概述 ?存儲器的層次結(jié)構(gòu) Re g.Ca cheMain mem oryDi sk CacheMagic Di skMagic Tape O ptical Disk二級存儲系統(tǒng)指：高速緩沖存儲器（ Cache）＋ 主存儲器 ?存儲系統(tǒng)概述 ?主存儲器的組成與工作原理 ?高速緩沖存儲器的結(jié)構(gòu)與工作原理 ?輔助存儲器（磁表面存儲器） ?虛擬存儲系統(tǒng) 半導(dǎo)體存儲器 ?隨機(jī)訪問存儲器（ RAM） ?SRAM(Static RAM)： 靜態(tài)存儲器 ， 相對動態(tài)而言 ， 集成度低 ， 但不必刷新 。 上一個地址訪問結(jié)束前可以開展下一個地址訪問 ， 提高了整個存儲器的 BandWidth） 。 半導(dǎo)體存儲器 ?只讀存儲器（ ROM） ?固定掩膜（ Masks） ROM ?PROM（ Programmable ROM）： 一次性可編程 ?EPROM（ Erasable PROM）： 可擦除可編程（紫外線擦除） ?EEPROM（ Electrically Erasable PROM）： 電擦除（字節(jié)一級） ?Flash Memory： 電擦除（ Block Level） 存儲單元電路 ?基本要求 ?兩種穩(wěn)定（或半穩(wěn)定）狀態(tài)，用來表示二進(jìn)制的 1 和 0 ； ?可是實現(xiàn)狀態(tài)寫入（或設(shè)置）； ?可以實現(xiàn)狀態(tài)讀去（或感知）。 寫 0： D線低電平， D 線高電平，字選線高電平， T5和 T6導(dǎo)通， T2截止，T1導(dǎo)通，寫入 0。 讀出過程實際上是 Cs與 Cd上的電荷重新分配的過程，也是 Cs與 Cd上的電壓重新調(diào)整的過程。％），一般為％到不會太大（大一兩個數(shù)量級，所以要比由于化量線上讀出過程前后的變：原來的電壓線在讀出調(diào)整后的電壓1 0 0 m V101)/()(DV:VD :39。 2. 刷新由 Sense Amplifier 在讀出過程中同時實現(xiàn)刷新。 存儲單元電路 ?DRAM單管單元電路 ?D線上的電壓在讀出過程中的變化情況 VdtVpreV(1)V(0)S e n se A m p li f ier A ctiv a teW o rd li n e A ctiv a teV(1)V(0)預(yù)充電階段 刷新階段 刷新階段 讀出階段 結(jié)論： DRAM的讀過程就是刷新過程 存儲單元電路 ?符號表示 位元w 選線DD 存儲芯片邏輯 ?存儲芯片結(jié)構(gòu)（一維地址結(jié)構(gòu)） 1024* 1 ： 1024 個字單元，每個字單元 1 個二進(jìn)制位。芯片采用片選信號 CS。 ? 基本思路： ? 確定每個芯片的地址管腳數(shù)、數(shù)據(jù)管腳數(shù)。 ? 所有芯片的地址管腳全部連接到地址總線對應(yīng)的地址線上。 ? 統(tǒng)一讀寫控制。 ? 計算所需存儲器芯片的數(shù)量，確定每個存儲器芯片在整個存儲空間中的地址空間范圍、位空間范圍。 ? 根據(jù)每個存儲器芯片的地址空間范圍設(shè)計存儲器芯片所需要的片選信號邏輯， CS邏輯電路的輸入一定是地址總線中沒有連接到芯片的地址管腳上的哪部分地址線。 ? 確定整個存儲空間所需的地址總線和數(shù)據(jù)總線的數(shù)量。 ? 同一位空間的數(shù)據(jù)線連在一起，并連接到對應(yīng)的數(shù)據(jù)總線上。 CPU（ 或總線）提供的是完全的地址，如何將全部地址分成行地址和列地址？如何產(chǎn)生行選通信號 RAS和列選通信號 CAS？ ?DRAM芯片的片選問題：行地址選通信號 RAS作為片選信號。 存儲器芯片的擴(kuò)展 ?DRAM控制器 Ref r es hCoun terM UXRef reshT im ingR A SC A SWE仲裁電路定時電路CPUDRAMM BRA d dA d dWEDataDataDRAM Con tr ol er 存儲器芯片的擴(kuò)展 ?DRAM存儲芯片的擴(kuò)展 ?DRAM芯片： 41256A8（ 256K X 8） 芯片 4個，組成1MByte存儲器，同時要提供 16位字 訪問 方式和 8位字節(jié)方式方式。 ?CPU（ 或總線）提供 BHE信號，表明是字節(jié)訪問方式還是 16位字訪問方式。 ?分布式刷新：保證在一個刷新周期內(nèi)將存儲芯片內(nèi)的所有行刷新一遍，可能等時間間距，也可能不等。 ROM（ 只讀存儲器） ?紫外線擦除可編程的 EPROM單元電路 WLBLFloating gate MOS EPROMF A M O S?出廠時所有位均為 1， FAMOS（柵極浮動）管 G極無電荷，處于截止?fàn)顟B(tài)。 ROM（ 只讀存儲器） ?ROM芯片的結(jié)構(gòu) W L 3BL 0V DDW L 2W L 1W L 0 BL 1 BL 2 BL 3下拉電阻?存儲系統(tǒng)概述 ?主存儲器的組成與工作原理 ?高速緩沖存儲器的結(jié)構(gòu)與工作原理 ?輔助存儲器（磁表面存儲器） ?虛擬存儲系統(tǒng) 高速緩沖存儲器 (CACHE)的結(jié)構(gòu) ?Cache產(chǎn)生的前提 ?單級存儲系統(tǒng)中 ,主存的存儲速度與 CPU的速度不匹配，造成 CPU資源的浪費； ?程序運行時訪問內(nèi)存在一定的時間內(nèi)存在明顯的局部性； ?存在比主存普遍采用的 DRAM速度更快的存儲單元電路； ?在 CPU與內(nèi)存之間設(shè)置一個高速的容量相對小的存儲機(jī)構(gòu)，把CPU正在執(zhí)行的指令或數(shù)據(jù)附近一部分主存內(nèi)容取來保存在這個存儲機(jī)構(gòu)中，供 CPU使用。 ?具備在 CACHE容量不夠的前提下替換 CACHE中的內(nèi)容的決策機(jī)制。 ?標(biāo)記（ Tag）： 地址標(biāo)記， CACHE每一 Block具有一個唯一的標(biāo)記，用來指明該 Block中的數(shù)據(jù)屬于主存中哪個數(shù)據(jù) Block的副本。 ?失效： CPU要訪問的數(shù)據(jù)不在 CACHE中。 ?全相聯(lián)映射舉例 ?主存： 16M Bytes ?Cache： 64K Bytes ?Block： 8 Bytes ?解答 ?主存共分為： 2M Blocks ?主存地址： 24為，其中高 21位為塊地址，低 3位為塊內(nèi)地址（塊內(nèi)偏移） ?Cache共分為： 8K Blocks ?Cache的 Tag應(yīng)該為 21位。 CACHE與主存之間的映射 ?直接映射（ Direct Mapping） ?主存中的某一塊 J 映射到 Cache中的固定塊 K， K ＝ J Mod M， 其中 M是 Cache包含的塊數(shù)。 CACHE的替換策略 ?替換策略 ?LRU（ LeastRecently Used） 最近最少使用法 ?FIFO（ FirstInFirstOut） 先進(jìn)先出法 ?LFU (LeastFrequently Used) 最小使用頻率法 CACHE與主存的數(shù)據(jù)一致性 ?數(shù)據(jù)一致性的問題主要由寫操作產(chǎn)生 ?寫直達(dá)（ Write Through）： 寫 CACHE的同時寫主存，效率較低； ?寫回（ Write Back）： 直到 Block替換時才將整個 Block寫回主存；需要增加 Block修改標(biāo)志。 CPU內(nèi)部 Cache（ Level 1 Cache） 包括32K指令 Cache和 32K數(shù)據(jù) Cache， 采用八路成組映射結(jié)構(gòu)。 等角速度旋轉(zhuǎn) 磁頭磁頭臂移動方向 硬磁盤存儲器的基本結(jié)構(gòu) 磁頭磁頭臂移動方向?硬盤的基本結(jié)構(gòu) 硬磁盤存儲器的基本結(jié)構(gòu) ?數(shù)據(jù)結(jié)構(gòu)與格式 ?數(shù)據(jù)結(jié)構(gòu)： ? 磁道（柱面： Cylinder） ? 盤面（磁頭： Head） ? 扇區(qū)（ Sector） ?扇區(qū)容量： 512 Bytes ?每個磁道包含的扇區(qū)數(shù)一樣 ?最小訪問單位：扇區(qū) ?扇區(qū)的地址表示： 扇區(qū)道間空隙磁道扇區(qū)空隙Cylinder＃ Head＃ Sector＃ 扇區(qū)地址： 硬磁盤存儲器的基本結(jié)構(gòu) ?數(shù)據(jù)結(jié)構(gòu)與格式 ?數(shù)據(jù)結(jié)構(gòu)： ? 磁道（柱面： Cylinder） ? 盤面（磁頭： Head） ? 扇區(qū)（ Sector） ?扇區(qū)容量： 512 Bytes ?每個磁道包含的扇區(qū)數(shù)一樣 ?最小訪問單位：扇區(qū) ?扇區(qū)的地址表示： Cylinder＃ Head＃ Sector＃ 扇區(qū)地址： 扇區(qū)道間空隙磁道扇區(qū)空隙 硬磁盤存儲器的基本結(jié)構(gòu) ?扇區(qū)數(shù)據(jù)格式（ Segate ST506 磁盤扇區(qū)格式） G a p1IDF i e l d 0G a p2D a t a F i e l d 0G a p3G a p1IDF i e l d 1G a p2D a t a F i e l d 1G a p3S y n c hB y t eT r a c kH e a dS e c t o rC R CS y n c hB y t eD a t a 5 1 2 B y t e s C R C17B y t e