【正文】 作方式。 “乘積項(xiàng)選擇矩陣 ”分配這些乘積項(xiàng)作為到 “或 ”門和 “異或 ”門的主要邏輯輸入，以實(shí)現(xiàn)組合邏輯函數(shù)；或者把這些乘積項(xiàng)作為宏單元中觸發(fā)器的輔助輸入，即清除、置位、時(shí)鐘和時(shí)鐘使能控制。全局總線由所有的專用輸入、 I/O 引 腳和宏單元饋給信號(hào)。 每個(gè)器件包含了 4 個(gè)專用輸入，即可用作通用輸入，也可作為每個(gè)宏單元和 I/O 引腳的高速、全局控制信號(hào)，如時(shí)鐘（ Clock）、清除（ Clear）和輸出使能（ OE）。 3. EPM7128SLC8415 引腳說明 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 9 EPM7128SLC8415 各管腳功能如表 所示，其引腳圖如圖 所示 [8]。最后本設(shè)計(jì)選擇了 Altera 公司的在系統(tǒng)可編程芯片EPM7128SLC8415。其中 MAX7000 系列采用增強(qiáng)型可編程連線陣列，可用門為 600～ 5000 個(gè)，具有 32～ 256 個(gè)宏單元和 36～ 164 個(gè)用戶 I/O 引腳，采用 E2PROM 工藝 [8]。該系列器件的集成度較高，性能價(jià)格比高，適合在一般的數(shù)字系統(tǒng)中使用，用于實(shí)現(xiàn)控制器、譯碼器等功 能 [7]。 Lattice 公司的可編程邏輯器件主要包括：高密度可編程邏輯器件 ispLSI 和 ispMACH、低密度可編程邏輯器件 ispGAL 等系列產(chǎn)品。 主控模塊在產(chǎn)生使得語音芯片調(diào)用語音信息信號(hào)的同時(shí)，通過軟件編程也將產(chǎn)生使得顯示模塊顯示的信號(hào)，使得 秒表 系統(tǒng)按 整點(diǎn)所報(bào)的時(shí)間將其 顯示出來 。再按下 KEY2 鍵， 計(jì)時(shí)停止。當(dāng) 顯示的 時(shí)間不對(duì)時(shí)，按功能轉(zhuǎn)換鍵 KEY1,使其在 XX 狀態(tài)，即為調(diào)時(shí)狀態(tài)， 按 KEY0鍵來選擇分或者小時(shí)。事先將語音信息錄入芯片中，編寫 VHDL 程序，根據(jù)按鍵信息，來確定所在站次，從而確定調(diào)用的語音芯片中錄音的地址，調(diào)用相應(yīng)語音信息，從而正確報(bào)出站名，并進(jìn)行 LED 顯示。 按照系統(tǒng)功能的要求，初步確定硬件 由按 鍵輸入模塊、時(shí)鐘模塊、 編程下載接口模塊 、主控模塊、報(bào)時(shí)模塊、錄音模塊、顯示模塊組成。硬件設(shè)計(jì)主要完成復(fù)雜可編程邏輯器件和所要控制的芯片（本設(shè)計(jì) 中的語音芯片和顯示芯片）的引腳連接、所要控制芯片的具體應(yīng)2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 6 用和電路板的制作等問題。 5． 通過 CPLD 開發(fā)的系統(tǒng)成熟后，可以進(jìn)行 ASIC（專用集成電路）設(shè)計(jì)，形成批量生產(chǎn)。 而復(fù)雜可編程邏輯器件又具有以下優(yōu)點(diǎn) [7]： 1． 規(guī)模越來越大，實(shí)現(xiàn)功能越來越強(qiáng)，同時(shí)可以實(shí)現(xiàn)系統(tǒng)集成。 跑表功能時(shí)，可以同時(shí)記錄多人成績。 3. 印制電路板的設(shè)計(jì) 印制電路板的設(shè)計(jì)主要是針對(duì) Protel 99SE 的另外一個(gè)重要的部分 PCB 而言的，在這個(gè)過程中，我們借助 Protel 99SE 提供的強(qiáng)大功能實(shí)現(xiàn)電路板的版面設(shè)計(jì)，完成高難度的等工作。 （ 5）調(diào)整線路 。 （ 3）旋轉(zhuǎn)零件 。打開 Protel 99/ Schematic 后，首先要構(gòu)思好零件圖，設(shè)計(jì)好圖紙大小。 1. 電路原理圖的設(shè)計(jì) 電路原理圖的設(shè)計(jì)主要是 Protel 99SE 的原理圖設(shè)計(jì)系統(tǒng)（ Advanced Schematic）來繪制一張電路原理圖。 Protel 99SE 是一個(gè)基于 WINDOWS 平臺(tái)地 32 位 EDA 設(shè)計(jì)系統(tǒng) ,他具有豐富 多樣的編輯功能、強(qiáng)大便捷的自動(dòng)化設(shè)計(jì)能力 、 完善有效的檢測工具、靈活有序的設(shè)計(jì)管理手段 ,提供了極其豐富的原理圖元件庫 、 PCB 元器件庫以及出色的在線庫編輯和庫管理 、 良好的開放性 可以兼容多種格式的設(shè)計(jì)文件 。在構(gòu)成數(shù)字系統(tǒng)時(shí)，這種器件具有下述 特點(diǎn)：由于一片 ISP 器件的集成規(guī)?？蛇_(dá)數(shù)千乃至數(shù)萬個(gè) PLD 等效門，可以代替數(shù)十個(gè)至數(shù)百個(gè)分立器件，因此能夠大大縮小硬件系統(tǒng)的體積、減輕重量、降低功耗；還可以提高系統(tǒng)的可靠性，使之易于獲得高性能、具有很強(qiáng)的保密性；同時(shí)也可降低系統(tǒng)成本 [4]。在設(shè)計(jì)、開發(fā)過程中，設(shè)計(jì)的驗(yàn)證是必不可少的，它可以使設(shè)計(jì)者及時(shí)發(fā)現(xiàn)問題，并加以修正，確保最終的設(shè)計(jì)無誤。 高密度 ISP 器件像任何其它器件一樣可以在印刷電路板（ PCB）上處理，因此編2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 3 程這種器件不需要專門的編程器和復(fù)雜的流程。 在系統(tǒng)可編程技術(shù) 在系統(tǒng)可編程（ ISP）技術(shù)及其器件是 90 年代迅速發(fā)展起來的一種新技術(shù)與新器件。 EDA 技術(shù)發(fā)展迅猛，完全可以用日新月異來描述。日本、韓國都有 ASIC 設(shè)計(jì)工具，但不對(duì)外開放 。在 ASIC 和 PLD 設(shè)計(jì)方面，向超高 速、高密度、低功耗、低電壓方向發(fā)展。要大力推進(jìn)制造業(yè)信息化，積極開展計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）、計(jì)算機(jī)輔助工程（ CAE）、計(jì)算機(jī)輔助工藝（ CAPP）、計(jì)算機(jī)機(jī)輔助制造（ CAM）、產(chǎn)品數(shù)據(jù)管理（ PDM）、制造資源計(jì)劃（ MRPII）及企業(yè)資源管理（ ERP）等。 EDA 技術(shù)與傳統(tǒng)設(shè)計(jì)方法的相比的好處是 [1]： 1. 采用原理圖、狀態(tài)圖和硬件描述語言（ HDL）輸入 2. 引入了庫 Library 3. 設(shè)計(jì)文檔管理 4. 強(qiáng)大的系統(tǒng)建模、電路仿真功能 5. 具有自主知識(shí)產(chǎn)權(quán) 6. 開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及 IP 核的可利用性 7. 適用于高效的自頂向下設(shè)計(jì)方法 8. 全方位的利用計(jì)算機(jī)進(jìn)行自動(dòng)設(shè)計(jì)、仿真和測試技術(shù)、計(jì)算機(jī)邊界掃描技術(shù) 9. 對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低 10. 高速性能好 從目前的 EDA 技術(shù)來看，其發(fā)展趨勢是政府重視、使用普及 、應(yīng)用文泛、工具多樣、軟件功能強(qiáng)大 [2]。 EDA 設(shè)計(jì)可分為系統(tǒng)級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有 EDA 的應(yīng)用 [1]。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。 EAD 技術(shù)是在電子 CAD 技術(shù)基礎(chǔ)上發(fā)展起 來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì) [1]。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 2 中國 EDA 市場已漸趨成熟，不過大部分設(shè)計(jì)工程師面向的是 PC 主板和小型 ASIC領(lǐng)域，僅有小部分（約 11%） [2]的設(shè)計(jì)人員 開 發(fā)復(fù)雜的片上系統(tǒng)器件。有條件的企業(yè)可開展 “網(wǎng)絡(luò)制造 ”，便于合作設(shè)計(jì)、合作制造，參與國內(nèi)和國際競爭。外設(shè)技術(shù)與 EDA 工程相結(jié)合的市場前景看好，如組合超大屏幕的相關(guān)連接，多屏幕技術(shù)也有所發(fā)展。中國華大集成電路設(shè)計(jì)中心，也提供 IC 設(shè)計(jì)軟件，但性能不是很強(qiáng)。 EDA 技術(shù)的應(yīng)用廣泛，現(xiàn)在已涉及到各行各業(yè)。它使我們能在產(chǎn)品設(shè)計(jì)、制造過程中對(duì)產(chǎn)品中的器件、電路板乃至整個(gè)電子系統(tǒng)的邏輯和功能隨時(shí)進(jìn)行組態(tài)或重組。編程時(shí)僅需一根接口電纜，便可將命令和數(shù)據(jù)下載到 ISP 器件 [4]。 ISP 器件在設(shè)計(jì)完成后可立即編程，進(jìn)行軟件仿真，以利于及早發(fā)現(xiàn)設(shè)計(jì)中的問題。 硬件設(shè)計(jì)工具 設(shè)計(jì)原理圖和 PCB 圖均使用 Protel 99SE 軟件進(jìn)行設(shè)計(jì)。 使用戶可以輕松的控制電子線路設(shè)計(jì)的全過程 [5] 。在這一過程中，要充分利用 Protel 99SE 所提供的各種原理圖繪圖工具、各種編輯功能，來實(shí)現(xiàn)我們的目的，即得到一張正確、精美的電路原理圖。圖紙大小是根據(jù)電路圖的規(guī)模和復(fù)雜程度而定的，設(shè)置合適的圖紙大小是2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 4 設(shè)計(jì)好原理圖的第一步。 用戶根據(jù)電路圖的需要，將零件從零件庫里取出放置到圖紙上，并對(duì)放置零件的序號(hào)、零件封裝進(jìn)行定義和設(shè)定等工作 [5]。 將初步繪制好的電路圖作進(jìn)一步的調(diào)整和修改，使得原理圖更加美觀。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 5 第 2 章 硬件設(shè)計(jì)方案 系統(tǒng)總體設(shè)計(jì)方案 本 次設(shè)計(jì)的 課題是關(guān)于 多功能電子秒表的 系 統(tǒng) 設(shè)計(jì)，它除了具有一般的 鐘表的時(shí)間顯示外， 還集智 能化、新穎化與人性化于一體。 有加 、 重復(fù)、清零、錄音、放音、地址選擇等按鍵或 DIP 開關(guān)； 能實(shí)現(xiàn)指定地址人工控制長度的錄音； 能用 LED 顯示 當(dāng)前 時(shí)間或者跑表的計(jì)時(shí) 時(shí)間。 2． 研制開發(fā)費(fèi)用低，不承擔(dān)投片風(fēng)險(xiǎn)，使用方便。 6． CPLD 的 JTAG 在系統(tǒng)編程能力并且充分利用了 CPLD 內(nèi)部資源 ,所有控制邏輯電路均由 CPLD 的內(nèi)部硬件電路完成 ,不需微處理器 ,因此系統(tǒng)硬件電路簡單、調(diào)試和升級(jí)方便、可靠性高 ,實(shí)用性強(qiáng) [7]。 結(jié)合以上論述，初步確定硬件設(shè)計(jì)方案如下： 通過外部的按鍵控制，它可以實(shí)現(xiàn) 起 /停 、 清零 、 功能轉(zhuǎn)換、 復(fù)位 ； 有 調(diào)時(shí) 、清零、錄音、 報(bào)時(shí) 、地址選擇功能， 可以對(duì) 秒表的時(shí)間 進(jìn)行校準(zhǔn)調(diào)整 ， 同時(shí) 準(zhǔn)確顯示在 LED上 ， 通過功能準(zhǔn)換也可以將跑表的時(shí)間顯示在 LED 上， 使用戶可以一目了然。 系統(tǒng)由主控模塊控制，從有源晶振獲得 4MHZ 的時(shí)鐘信號(hào)，送至主控模塊中；該時(shí)鐘信號(hào)經(jīng)主控模塊進(jìn)行相關(guān)操作后 ，可產(chǎn)生去抖動(dòng) 按鍵的 50Hz信號(hào)和延時(shí)用的 1kHz信號(hào) ，用來觸發(fā)語音芯片，使語音芯片執(zhí)行相關(guān)的操作。VHDL 程序?qū)φZ音芯片的控制是通過下載電纜下載到 CPLD 芯片中實(shí)現(xiàn)的。按 KEY3 來分別 對(duì)時(shí)鐘進(jìn)行較時(shí)，然后再按 KEY1 鍵 ,使其在XX 狀態(tài)即時(shí)鐘狀態(tài) 即可。而多功能電子秒表的整點(diǎn)報(bào)時(shí)是用一個(gè)開關(guān)來控制。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 7 器件選擇方案 本章前一節(jié)簡要概述了本課題的總體設(shè)計(jì)方案，本節(jié)將從器件選擇方面對(duì)系統(tǒng)的設(shè)計(jì)方案進(jìn)行詳細(xì)說明。 Lattice 公司于 20 世紀(jì) 90 年代初推出的高性能大規(guī)模可編程邏輯器件，集成度在 1000~25000 門，管腳到管腳（ PintoPin）延時(shí)最短可達(dá)，系統(tǒng)工作速度最高可達(dá) 180MHz。 （ 2） Altera 公司的在系統(tǒng)可編程芯片的特點(diǎn) Altera 公司的 MAX 系列產(chǎn)品基本上屬于 CPLD 結(jié)構(gòu)。 考慮成本問題， 設(shè)計(jì) 原 打算選擇 ISPLSI 1032E 芯片，該芯片是美國 Lattice 半導(dǎo)體公司研制的新一代復(fù)雜可編程邏輯器件 CPLD，是目前市場上功能較強(qiáng)、產(chǎn)品性能優(yōu)良、開發(fā)設(shè)計(jì)方便易用的可編程邏輯器件之一 [8]。 它 的優(yōu)點(diǎn)是 基于 E2PROM，可以通過 JTAG 口進(jìn)行在線編程，設(shè)計(jì)者可將設(shè)計(jì)內(nèi)容從 PC 機(jī)上通過下載電纜和 JTAG 口對(duì) EPM7128SLC8415 進(jìn)行多次修改 ， 它有多達(dá) 68 個(gè) I/O 引腳可供編程使用，方便系統(tǒng)擴(kuò)展存儲(chǔ)空間和外設(shè) [8]。 圖 EPM7128SLC8415 引腳圖 表 EPM7128SLC8415 各管腳功能表 名稱 管腳 功能 I/O 4～ 4 44～ 66 6 6 70、73～ 81 輸入 /輸出端口 INPUT/OE2/GCLK2 2 輸入 /輸出使能信號(hào) /時(shí)鐘 VCC 1 2 3 電源端 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 10 4 5 6 78 GND 1 3 44 5 7 82 接地端 INPUT/OE1 84 輸入 /輸出使能信號(hào) INPUT/GLCR 1 輸入 /清除 TDI 14 isp 編程信號(hào)控制線 /專用輸入 TMS 23 isp 編程信號(hào)控制線 /專用輸入 TCK 62 isp 編程信號(hào)控制線 /專用輸入 TDO 71 isp 編程信號(hào)控制線 /專用輸入 圖 Max7000 系列 84 引腳 PLCC 封裝芯片的管腳焊接點(diǎn)排列 在本設(shè)計(jì)中不管是制作實(shí)驗(yàn)板還是 PCB 板，都要嚴(yán)格遵守圖 芯片的管腳焊接點(diǎn)排列情況。下面我們對(duì)這 5 部分分別加以闡述 [9]。 LAB 的輸入信號(hào)有： ① 來自 PIA 的 36 個(gè)信號(hào)； ② 全局控制信號(hào)； ③ I/O 引腳到寄存器的直接輸入通道 [9]。每個(gè)宏單元的一個(gè)乘積項(xiàng)可以反相 后回送到邏輯陣列。另外，也可以將觸發(fā)器旁路，實(shí)現(xiàn)組合邏輯功能。在設(shè)計(jì)輸入時(shí)，用戶可以選擇所希望的觸發(fā)器，然后 MAX+plusⅡ 開發(fā)工具對(duì)每一個(gè)寄存器功能選擇最有效的觸發(fā)器工作方式，以使設(shè)計(jì)所需要的資源最少。它是由宏單元提供一個(gè)未使用的乘積項(xiàng)，并把它們反饋到邏輯陣列，便于集中管理使用。所有的專用輸入、 I/O 引腳的反饋、宏單元的反饋均連入 PIA 中，并且布滿整個(gè)器件。它的使能端由 OE1n， OE2n 及 VCC， GND 信號(hào)中的一個(gè)控制。對(duì) MAX7000 系列器件進(jìn)行編程要具備以下三個(gè)條件 [9]： (1)編程電纜； (2)PC 機(jī)； (3) MAX7000 系列器件下載軟件。 ISD1420 與計(jì)算機(jī)、 CPLD 相結(jié)合，應(yīng)用前景十分廣闊。此外，還可以開發(fā)出 “會(huì)說話的電子稱 ”、“出租車自動(dòng)語 音 報(bào)價(jià)器 ”、 “多路語音報(bào)警系統(tǒng) ”等新穎電子電器產(chǎn)品。最小的錄放系統(tǒng)僅由一個(gè)麥克風(fēng)、一個(gè)喇叭、兩個(gè)按鈕、一個(gè)電源和少數(shù)電阻電容組成。 ISD1420采用 CMOS