【正文】 享 ”的乘積項能夠連接到同一個 LAB 中任何其他乘積項上。每個觸發(fā)器也支持異步清除和異步置位功能，乘積項選擇矩陣分配乘積項去控制這些操作。 （ 3）擴展乘積項 大多數(shù)邏輯函數(shù)雖然能夠用宏單元中的 5 個乘積項來實現(xiàn)，但某些邏輯函數(shù)較為復雜，要附加乘積項。每個共享擴展乘積項可被 LAB 內任意（或全部）宏單元使用和共享，以實現(xiàn)復雜的邏輯函數(shù)。 EPROM 單元控制 2 輸入 “與 ”門的一個輸入端 ，以選擇驅動 LAB 的 PIA 信號。該 I/O 控制塊由兩個全局輸出使能信號 OE1n， OE2n 來驅動。 圖 是 EPM7128SLC8415 器件與下載電纜的插座連線圖，該插座安裝在用戶PCB 板上，用于連接下載線纜和復雜可編程邏輯器件 EPM7128SLC8415。 ISD1420 可分段存貯 20 秒語音信息，按每秒鐘可讀 3 個漢字計算， 20 秒可分段貯存 609 多個漢字語音 [10]。 以下將詳細介紹 ISD1420 語音芯片的功能特性和應用方法。錄音內容存入 E2PROM永久存儲單元，具有零功率信息存儲功能，這個獨一無二的方法是借助于美國 ISD公司的專利 ——直接模擬存儲技術（ DAST TM）實現(xiàn)的。在錄放音操作結束后，芯片自動進入低功耗節(jié)電模式，功耗僅為 。 ●采用直接模擬量存貯技術 DAST（ Direct Analog Strorage Technology），再現(xiàn)優(yōu)質原聲，沒有常見的背景噪聲。 ●較強的選址能力，可把存儲器分成 160 段來進行管理。A. ●工作電流 IOP：典型值 15mA,最大值 30mA[10] 2． 引腳功能說明 下圖為 ISD1420 的 引腳圖 [10] 圖 ISD1420 引腳圖 表 各管腳功能表 名稱 管腳 功能 名稱 管腳 功能 A0~A5 1~6 地址 ANA OUT 21 模擬輸出 A A7 10 地址（ MSB） ANA IN 20 模擬輸入 VCCD 28 數(shù)字電路電源 AGC 19 自動增益控制 VCCA 16 模擬電路電源 MIC 17 麥克風輸入 VSSD 12 數(shù)字地 MIC REF 18 麥克風參考輸入 VSSA 13 模擬地 PLAYE 24 放音（邊沿觸發(fā)） SP+、 1 15 喇叭輸出 +、 REC 27 錄音 XCLK 26 外接定時器（可選） RECLED 25 發(fā)光二極管接口 NC 122 空腳 PLAYL 23 放音（電平觸發(fā)） 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 16 各管腳功能描述如下 [10]： （ 1） A0～ A7： 地址輸入端 。 此端 內置 片內前置放大器。 此端是前置放大器的反向輸入。 （ 5） ANA OUT： 來自駐極體話筒的輸入信號被放大輸出至該端，前 置放大器的電壓增益取決于 AGC電平，對于小信號輸入電平，其最大增益為 24dB。 （ 7） SP＋、 SP－ ： 喇叭輸出端 。 （ 8） XCLK： 外接時鐘振蕩端 。 如果需要更高的計時精度，該端可外接時鐘電路。 （ 10） PLAYE： 邊沿觸發(fā)放音控制端 。 注： 放音過程中當遇到 EOM 或內存結束時，如果 /PLAYE 或 /PLAYL 仍處在高電平，芯片雖然也進入準備狀態(tài)（內部震蕩器和時鐘停止工作），但是由于芯片沒有對 /PLAYE 和 /PLAYL 的上升沿進行消顫，隨后在這兩個引腳 上出現(xiàn)的下降沿（例如釋放按鍵時的抖動）都會觸發(fā)放音。如果在放音期間，遇 REC接低電平，放音立即停止，自動進入錄音狀態(tài)。 芯片內部的模擬和數(shù)字電路使用不同的電源總線，并且分別引到外封裝上，這樣可使噪聲最小。根據(jù) PLAYE、PLAYL 或 REC 的下降沿信號，地址輸入被鎖定。當電路中錄放音轉換將進入省電 狀態(tài)時，地址計數(shù)器復位為 0。 A0：信息檢索（僅用于放音工作狀態(tài)）。 A1 可使錄入的分段信息成為連續(xù)的信息，使用 A1 可刪除掉每段中間信息捷的 EOM標志，僅在所有信息后留一個 EOM標志。一條信息可以完全占滿存儲空間，那么循環(huán)就可以眾頭至尾進行工作，并由始至終反復重放。 當芯片既非錄音又非放音時，將 A4 短暫拉低可使地址計數(shù)器復位為 0。 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 19 圖 為 ISD1420 分段原理圖 [12]： 圖 ISD1420 分段原理圖 圖中 A0～ A2 置為低電平，此時電路共分為四段。錄制其它段的方法相同。但在 1 腳和 8 腳之間增加一只外接電阻和電容，便可將電壓增益調為任意值，直至 200[13]。引腳 2 為反相輸入端， 3 為同相輸入端；引腳 5 為輸出端；引腳 6 和 4 分別為電源和地；引腳 1 和 8 為電壓增益設定端；使用時在引腳 7 和地之間接旁路電容，通常取 10μF。 圖 LM386 典型應用電路 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 21 顯示 芯片的選擇 本設計中需要按站顯示站點，故需要設置簡單的顯示模塊。 1. CD4511 CD4511能將四位二進制數(shù)編碼轉換為七段 LED顯示器的字段碼，同時具有鎖存和驅動能力。 當 BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅（消隱）狀態(tài)，不顯示數(shù)字。 LE： 鎖定控制端 。 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 22 圖 CD4511 邏輯圖 CD4511真值表如下 [14]： 表 CD4511真值表 2. LED七段顯示器 (共陰 ) LED 顯示器是由發(fā)光二極管作為為顯示字段的數(shù)碼顯示器件，圖 為 一位 LED顯示器的外形和引腳圖，其中七只發(fā)光二極管 (a~g 七段 )構成字型 “8”，另外還有一只發(fā)光二極管 dp 作為小數(shù)點。 如 圖 ，在共陰極結構中，各段發(fā)光二極管的陰極連在一起，將此公共點接地，某一段發(fā)光二極管的陰極為高電平時，該段發(fā)光。 首先我們來了解一下有源晶振和無源晶振的區(qū)別 [14]。 有源晶振和無源晶振的選擇依據(jù)主要看 晶振 應用到的電路，如果有時鐘電路，就用無源，否則就用有源。 本課題中 4 腳有源晶振的接法 是 有個點標記的為 1 腳，按逆時針（管腳向下）分別為 4。 結合以上章節(jié)的論述，可知道一條語音信息播放的原理如下 ：任何時候只要按下 ADD、 SUB、 REPEAT、 CLEAR 四個鍵中的一個，通過主控模塊的作用都會觸發(fā)一次語音的播報，按鍵 ADD 通過主控模塊作用可以使主控模塊輸出的語音地址指向下一條語音信息地址表的存儲位置，同理按鍵 SUB 通過主控模塊作用可以使主控模塊輸出的語音地址指向上一條語音信息地址表的存儲位置，而 REPEAT 將不改變主控模塊輸出的語音地址以指向當前條語音信息地址表的存儲位置，按鍵 CLEAR 可以使主控模塊輸出的語音地址指向第一條語音信息地址表的存儲位置。當?shù)诙蔚牡?8 段播放完后主控模塊將設法屏蔽 PLAY_END，即將 PLAY_END 置為高電平，使語音播放停止。 結合 CPLD軟件控制的設計和引腳綁定， EPM7128SLC8415芯片的 58腳（ I/O端口）接 PLAY按鍵（ I/O端口）， 57腳接 ADD按鍵（ I/O端口）， 56腳接 REPEAT按鍵（ I/O端口），55腳接 ADD按鍵（ I/O端口）， 54腳接 SUB按鍵（ I/O端口）。 EPM7128SLC8415芯片 7 7 70、 6 6 6 6 64腳和語音芯片 ISD1420的 A0～ A7口連接。 主控模塊 （ EPM7128S） 編程下載接 口模塊 時鐘模塊 按鍵部分 顯示模塊 (LED CD4511） 報時模塊 （ ISD1420） 錄音模塊 （ ISD1420） 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 28 按鍵模塊 共有 6 個按鍵開關 ， 分別為 ADD,SUB,CLEAR,REPEAT,REC,PLAY 按鍵 。 當單刀雙置開關接通電源報時 ，當接通地時選擇正報。 圖 ISD1420 錄音電路 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 29 如 圖 ，在錄音電路中， ISD1420語音芯片的 A0~A7口接 DIP8路開關， DIP開關用于產生錄音時的二進制首地址。而每個地址對應不同的語音輸入。 為了能正確地進行語音播報，必須將 20秒的語音芯片分段存儲所需的內容，然后根據(jù)每條播報信息的要求組合后進行播報。此時由DIP開關提供地址數(shù)據(jù)，通過麥克風把報時語音信 號錄制到語音芯片中。 放音模塊 報站模塊采用的芯片是 ISD1420。放音時，采用 PLAYE 端的下降沿觸發(fā)。 圖 放音電路 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 31 顯示模塊 顯示部分采用的是共陰七段 LED 數(shù)碼管。 顯示模塊由小時 、分鐘、秒構成。顯示模塊原理圖如圖 所示 。 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 32 硬件和軟件的結合 系統(tǒng)的軟件和硬件需要通過編程下載進行結合。 圖 CPLD 控制邏輯框圖 其中 ， ADD 是加計數(shù)按鍵輸入； CLEAR 是復位輸入； REPEAT 是重復播報按鍵輸入； CLK16M 是時鐘輸入端，信號頻率為 16MHz； PLAY_END 是 ISD1420 的放音結束信號，該信號是低有效； P_N_SELECT 是方向選擇輸入端，當該輸入端為低電平時，播報信息是正向播報，反之， 當為高電平時，播報信息是逆向播報； SUB 是減計數(shù)按鍵輸入。 系統(tǒng)軟硬件設計都結束后 ，就可以進行編程下載，使得軟硬件結合，完成系統(tǒng)功能。 2021 屆電子信息工程專業(yè)畢業(yè)設計（論文） 33 結合軟硬件，用軟件進行引腳鎖定結果如下： Input Pins Pin Name Pin Attribute ADD LOCK 55, PULLUP CLEAR LOCK 57, PULLUP CLK16MHZ LOCK 33, PULLUP PLAY_END LOCK 75, PULLUP P_N_SELECT LOCK 12, PULLUP REPEAT LOCK 56, PULLUP SUB LOCK 54, PULLUP Output Pins Pin Name Pin Attribute A[0] LOCK 74, PULLUP A[1] LOCK 73, PULLUP A[2] LOCK 70, PULLUP A[3] LOCK 69, PULLUP A[4] LOCK 68, PULLUP A[5] LOCK 67, PULLUP A[6] LOCK 65, PULLUP A[7] LOCK 64, PULLUP BCD[0] LOCK 75, PULLUP BCD[1] LOCK 76, PULLUP BCD[2] LOCK 77, PULLUP BCD[3] LOCK 79, PULLUP PLAY_E LOCK 58, PULLUP 下載結束后，系 統(tǒng)的總體功能就可以實現(xiàn)了。通過按鍵開關給主控模塊（復雜可編程邏輯器件）送驅動脈沖，使得主控模塊內部由軟件編寫的計數(shù)器進行相應的計數(shù)。最后十六進制計數(shù)器產生的進位信號 CO 將屏蔽PLAY_END，使語音播放停止。由于在本設計中要用到復雜可編 程邏輯器件 EPM7128SLC8415，我就選擇了可安裝 PGA84_1313 插座的實驗電路板來手工布線，進行系統(tǒng)性能測試。布線結束后我又對照原理圖檢查了一遍布線是否正確，主要是檢查各個芯片的接電源、地的引腳是否正確。由于 PROTEL 9