【正文】 。結(jié)合課題的要求和芯片的具體功能本設(shè)計(jì)選 CD4511（七段碼十六進(jìn)制鎖存譯碼驅(qū)動(dòng)芯片）進(jìn)行譯碼，選擇 LED七段顯示器 (共陰 )進(jìn)行顯示。 LM386 的封裝形式有塑封 8 引線雙列直插式和貼片式 [13]。圖 5 中的各段的起始地址和時(shí)間安排如下： 第一段語音從 0 秒開始，地址設(shè)置為 00000000； 第二段語音從 2 秒開始，地址設(shè)置為 00010000； 第三段語音從 5 秒開始，地址設(shè)置為 00100000； 第四段語音從 12 秒開始，地 址設(shè)置為 01010000； ???????? 實(shí)際應(yīng)用時(shí)，可根據(jù)每段語音的起始時(shí)間，自行設(shè)置相應(yīng)的 A0～ A7 組合。在正常操作中，當(dāng)一個(gè)信息放完，遇到一個(gè) EOM標(biāo)志時(shí)，地址計(jì)數(shù)器就會(huì)復(fù)位。這種模式僅用于放音工作，通常與 A4 操作同時(shí)應(yīng)用。 使用操作模式有兩點(diǎn)要注意 [10]： （ 1） 所有初始操作都是從 0 地址開始。 芯片內(nèi)部的模擬和數(shù)字電路也使用不同的地線 。 （ 11） PLAYL： 電平觸發(fā) 放 音控制 端 。商業(yè)級(jí)芯片在整個(gè)溫度各電壓范圍內(nèi)，頻率變化在 +%內(nèi) ,并保證最小錄放時(shí)間，所以有些芯片的錄放時(shí)間比標(biāo)稱的值稍大。 AGC可動(dòng)態(tài)地調(diào)整前置放大器增益，而且可擴(kuò)展加大 MIC輸入端的非失真信號(hào)的范圍。 駐極體話筒通過電容 C將音頻信號(hào)耦合到該輸出端， C的電容值與該端內(nèi)阻 (10KΩ)決定 ISD1420通頻帶下限頻率。 ●單一電源供電。此外， E2PROM單片可反復(fù)錄音十萬次。內(nèi)部電路由振蕩器、語音存儲(chǔ)單元、前置放大電路、抗干擾濾波器和輸出放大器組成 [10]。本設(shè)計(jì)選擇的 ISD1420 單片語音錄2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 14 放芯片也使 ISD1400 系列的一種。 （ 5） I/O 控制塊 I/O 控制塊允許每個(gè) I/O 引腳單獨(dú)地配置成輸入、輸出或雙向工作方式，所有 I/O引腳都有一個(gè)三態(tài)緩沖器。 共享擴(kuò)展項(xiàng)在每個(gè) LAB 中有 16 個(gè)擴(kuò)展項(xiàng)。 宏單元中的觸發(fā)器可以單獨(dú)地編程為具有可編程時(shí)鐘控制的 D 觸發(fā)器、 T 觸發(fā)器、RS 觸發(fā)器或 JK 觸發(fā)器工作方式。全局總線由所有的專用輸入、 I/O 引 腳和宏單元饋給信號(hào)。 3. EPM7128SLC8415 引腳說明 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 9 EPM7128SLC8415 各管腳功能如表 所示，其引腳圖如圖 所示 [8]。其中 MAX7000 系列采用增強(qiáng)型可編程連線陣列，可用門為 600～ 5000 個(gè)，具有 32～ 256 個(gè)宏單元和 36～ 164 個(gè)用戶 I/O 引腳，采用 E2PROM 工藝 [8]。 Lattice 公司的可編程邏輯器件主要包括：高密度可編程邏輯器件 ispLSI 和 ispMACH、低密度可編程邏輯器件 ispGAL 等系列產(chǎn)品。再按下 KEY2 鍵， 計(jì)時(shí)停止。事先將語音信息錄入芯片中，編寫 VHDL 程序，根據(jù)按鍵信息，來確定所在站次，從而確定調(diào)用的語音芯片中錄音的地址，調(diào)用相應(yīng)語音信息，從而正確報(bào)出站名，并進(jìn)行 LED 顯示。硬件設(shè)計(jì)主要完成復(fù)雜可編程邏輯器件和所要控制的芯片（本設(shè)計(jì) 中的語音芯片和顯示芯片）的引腳連接、所要控制芯片的具體應(yīng)2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 6 用和電路板的制作等問題。 而復(fù)雜可編程邏輯器件又具有以下優(yōu)點(diǎn) [7]： 1． 規(guī)模越來越大，實(shí)現(xiàn)功能越來越強(qiáng)，同時(shí)可以實(shí)現(xiàn)系統(tǒng)集成。 3. 印制電路板的設(shè)計(jì) 印制電路板的設(shè)計(jì)主要是針對(duì) Protel 99SE 的另外一個(gè)重要的部分 PCB 而言的，在這個(gè)過程中，我們借助 Protel 99SE 提供的強(qiáng)大功能實(shí)現(xiàn)電路板的版面設(shè)計(jì)，完成高難度的等工作。 （ 3）旋轉(zhuǎn)零件 。 1. 電路原理圖的設(shè)計(jì) 電路原理圖的設(shè)計(jì)主要是 Protel 99SE 的原理圖設(shè)計(jì)系統(tǒng)（ Advanced Schematic）來繪制一張電路原理圖。在構(gòu)成數(shù)字系統(tǒng)時(shí)，這種器件具有下述 特點(diǎn)：由于一片 ISP 器件的集成規(guī)?？蛇_(dá)數(shù)千乃至數(shù)萬個(gè) PLD 等效門，可以代替數(shù)十個(gè)至數(shù)百個(gè)分立器件，因此能夠大大縮小硬件系統(tǒng)的體積、減輕重量、降低功耗；還可以提高系統(tǒng)的可靠性，使之易于獲得高性能、具有很強(qiáng)的保密性；同時(shí)也可降低系統(tǒng)成本 [4]。 高密度 ISP 器件像任何其它器件一樣可以在印刷電路板（ PCB）上處理，因此編2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 3 程這種器件不需要專門的編程器和復(fù)雜的流程。 EDA 技術(shù)發(fā)展迅猛，完全可以用日新月異來描述。在 ASIC 和 PLD 設(shè)計(jì)方面，向超高 速、高密度、低功耗、低電壓方向發(fā)展。 EDA 技術(shù)與傳統(tǒng)設(shè)計(jì)方法的相比的好處是 [1]： 1. 采用原理圖、狀態(tài)圖和硬件描述語言（ HDL）輸入 2. 引入了庫 Library 3. 設(shè)計(jì)文檔管理 4. 強(qiáng)大的系統(tǒng)建模、電路仿真功能 5. 具有自主知識(shí)產(chǎn)權(quán) 6. 開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及 IP 核的可利用性 7. 適用于高效的自頂向下設(shè)計(jì)方法 8. 全方位的利用計(jì)算機(jī)進(jìn)行自動(dòng)設(shè)計(jì)、仿真和測試技術(shù)、計(jì)算機(jī)邊界掃描技術(shù) 9. 對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低 10. 高速性能好 從目前的 EDA 技術(shù)來看，其發(fā)展趨勢是政府重視、使用普及 、應(yīng)用文泛、工具多樣、軟件功能強(qiáng)大 [2]。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有 EDA 的應(yīng)用 [1]。 EAD 技術(shù)是在電子 CAD 技術(shù)基礎(chǔ)上發(fā)展起 來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì) [1]。有條件的企業(yè)可開展 “網(wǎng)絡(luò)制造 ”，便于合作設(shè)計(jì)、合作制造，參與國內(nèi)和國際競爭。中國華大集成電路設(shè)計(jì)中心，也提供 IC 設(shè)計(jì)軟件，但性能不是很強(qiáng)。它使我們能在產(chǎn)品設(shè)計(jì)、制造過程中對(duì)產(chǎn)品中的器件、電路板乃至整個(gè)電子系統(tǒng)的邏輯和功能隨時(shí)進(jìn)行組態(tài)或重組。 ISP 器件在設(shè)計(jì)完成后可立即編程，進(jìn)行軟件仿真，以利于及早發(fā)現(xiàn)設(shè)計(jì)中的問題。 使用戶可以輕松的控制電子線路設(shè)計(jì)的全過程 [5] 。圖紙大小是根據(jù)電路圖的規(guī)模和復(fù)雜程度而定的，設(shè)置合適的圖紙大小是2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 4 設(shè)計(jì)好原理圖的第一步。 將初步繪制好的電路圖作進(jìn)一步的調(diào)整和修改，使得原理圖更加美觀。 有加 、 重復(fù)、清零、錄音、放音、地址選擇等按鍵或 DIP 開關(guān)； 能實(shí)現(xiàn)指定地址人工控制長度的錄音； 能用 LED 顯示 當(dāng)前 時(shí)間或者跑表的計(jì)時(shí) 時(shí)間。 6． CPLD 的 JTAG 在系統(tǒng)編程能力并且充分利用了 CPLD 內(nèi)部資源 ,所有控制邏輯電路均由 CPLD 的內(nèi)部硬件電路完成 ,不需微處理器 ,因此系統(tǒng)硬件電路簡單、調(diào)試和升級(jí)方便、可靠性高 ,實(shí)用性強(qiáng) [7]。 系統(tǒng)由主控模塊控制，從有源晶振獲得 4MHZ 的時(shí)鐘信號(hào)，送至主控模塊中；該時(shí)鐘信號(hào)經(jīng)主控模塊進(jìn)行相關(guān)操作后 ，可產(chǎn)生去抖動(dòng) 按鍵的 50Hz信號(hào)和延時(shí)用的 1kHz信號(hào) ，用來觸發(fā)語音芯片，使語音芯片執(zhí)行相關(guān)的操作。按 KEY3 來分別 對(duì)時(shí)鐘進(jìn)行較時(shí)，然后再按 KEY1 鍵 ,使其在XX 狀態(tài)即時(shí)鐘狀態(tài) 即可。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 7 器件選擇方案 本章前一節(jié)簡要概述了本課題的總體設(shè)計(jì)方案，本節(jié)將從器件選擇方面對(duì)系統(tǒng)的設(shè)計(jì)方案進(jìn)行詳細(xì)說明。 （ 2） Altera 公司的在系統(tǒng)可編程芯片的特點(diǎn) Altera 公司的 MAX 系列產(chǎn)品基本上屬于 CPLD 結(jié)構(gòu)。 它 的優(yōu)點(diǎn)是 基于 E2PROM，可以通過 JTAG 口進(jìn)行在線編程，設(shè)計(jì)者可將設(shè)計(jì)內(nèi)容從 PC 機(jī)上通過下載電纜和 JTAG 口對(duì) EPM7128SLC8415 進(jìn)行多次修改 ， 它有多達(dá) 68 個(gè) I/O 引腳可供編程使用，方便系統(tǒng)擴(kuò)展存儲(chǔ)空間和外設(shè) [8]。下面我們對(duì)這 5 部分分別加以闡述 [9]。每個(gè)宏單元的一個(gè)乘積項(xiàng)可以反相 后回送到邏輯陣列。在設(shè)計(jì)輸入時(shí)，用戶可以選擇所希望的觸發(fā)器，然后 MAX+plusⅡ 開發(fā)工具對(duì)每一個(gè)寄存器功能選擇最有效的觸發(fā)器工作方式，以使設(shè)計(jì)所需要的資源最少。所有的專用輸入、 I/O 引腳的反饋、宏單元的反饋均連入 PIA 中，并且布滿整個(gè)器件。對(duì) MAX7000 系列器件進(jìn)行編程要具備以下三個(gè)條件 [9]： (1)編程電纜； (2)PC 機(jī)； (3) MAX7000 系列器件下載軟件。此外，還可以開發(fā)出 “會(huì)說話的電子稱 ”、“出租車自動(dòng)語 音 報(bào)價(jià)器 ”、 “多路語音報(bào)警系統(tǒng) ”等新穎電子電器產(chǎn)品。 ISD1420采用 CMOS技術(shù)，內(nèi)含振蕩器，話筒前置放大、自動(dòng)增益控制、防混淆濾波 器、揚(yáng)聲器驅(qū)動(dòng)及 E2PROM陣列 [10]。 ●語音固化無需專用編程或開發(fā)裝置。 （ 2） MIC： 駐極體話筒輸入端 。 該端經(jīng) C、 R與 ANA OUT端相連，語音通頻帶下限頻率取決于 C、 R和該端輸入阻抗 ()，除 MIC端，該端亦可作為模擬信號(hào)輸入端。單端輸出則需要該腳與喇叭之間串接 100μF的交流耦合電容。當(dāng)錄音停止或存儲(chǔ)器錄滿時(shí)， LED熄滅。 REC鍵優(yōu)先于 PLAYE或 PLAYL其中一個(gè)放音鍵。如果 A A7 有一個(gè)低電平， A0～ A7 輸入全解釋為地址位，作為起始地址用，此時(shí)地址線僅作為輸入端，在操作過程中不能輸出內(nèi)部地址信息。 表 操作模式簡表 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 18 操作模式可以與微控制器一起使用，也可用硬件連線得到所需系統(tǒng)操作。 A3 可使存于存儲(chǔ)空間始端的信息自動(dòng)地連續(xù)重放。由 A0～ A7 決定每段語音的起始地址，而起始地址又直接反映了錄放的起始時(shí)間。 LM386是美國國家半導(dǎo)體公司生產(chǎn)的音頻功率放大器，為使外圍元件最少，電壓增益內(nèi)置2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 20 為 20。 LM386 的典型應(yīng)用電路按不同的放大增益有許多種，本設(shè)計(jì)中選擇了使用器件最少的應(yīng)用電路，在這種應(yīng)用電路下，其放大增益為 20，如下圖所示 [13]。 BI（ 4 腳 ）： 消隱輸入控制端 。 CD4511 的內(nèi)部有上拉電阻，在輸入端與數(shù)碼管筆段端接上限流電阻就可工作。具體原因如下 。所以在本設(shè)計(jì)中選擇了 4 腳有源晶振。以此類推，第 2 段播放完成后又將播放第 3 段、第 4 段直到第 8 段。 EPM7128SLC8415芯片 的 TDO、 TCK、 TMS、 TDI分別與編程下載接口模塊的 9相連。 基于報(bào)時(shí)功能的打開和關(guān)閉 ，選用一個(gè)單刀雙置開關(guān)，一端與 EPM7128SLC8415芯片的 12 腳相連， EPM7128SLC8415 芯片 的 12 腳在本設(shè)計(jì)中作為軟件編程的PNSELECT 所綁定的引腳，另一端分別和地、電源相連。由此就產(chǎn)生了二進(jìn)制首地址。 在錄音時(shí)，我們把 ISD1420的 REC端接到 REC按鍵開關(guān)，以控制錄音使能。由于 一天 共有 24個(gè) 小時(shí) ，每報(bào)一 次時(shí) 需要連續(xù)報(bào) 8個(gè)段 ， 共需要存儲(chǔ) 18個(gè)語音段，因此需要占用 8條數(shù)據(jù)輸入線，即 A0~A7均要和 CPLD的 IO端口相連，用于接收由 CPLD軟件編程實(shí)現(xiàn)的語音輸入地址 。 根據(jù) CD4511 的引腳說明和真值表， 將 CD4511 的 LT 端 （測試端） 接高， BI 端 （消隱輸入端） 接高電平， LE 端 （鎖定 輸出端） 接地。這樣在軟件編程結(jié)束后 PC 機(jī)就可通過專用下載電纜把設(shè)計(jì)的控制程序下載到復(fù)雜可編程芯片中，實(shí)現(xiàn)了在系統(tǒng)編程，為系統(tǒng)的更新和調(diào)試提供了可能。 具體軟件模塊設(shè)計(jì)見編寫軟件同學(xué)的論文 。 通過下載編程接口（ JI）進(jìn)行編程下載，以便系統(tǒng)進(jìn)行軟件調(diào)試和更新。 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 35 第 4 章 硬件 制作 與 調(diào)試 硬件 制作 在完成器件選擇和原理圖設(shè)計(jì)后，我進(jìn)行了實(shí)驗(yàn)板的制作。在本次設(shè)計(jì)中由于原理圖不是很復(fù)雜，我選擇了手工布線和對(duì)芯片布局。首先是對(duì)主要芯片進(jìn)行布局，實(shí)驗(yàn)板中芯片布局主要依靠原理圖的構(gòu)圖，盡量做到方便以后手工布線和后期的檢查測試。 例如，若按下 ADD 鍵可以使雙十六進(jìn)制計(jì)數(shù)器的輸出加 12021 屆電子信息工程專業(yè)畢業(yè)設(shè)計(jì)（論文） 34 以指向下一條語音信息地址表的存儲(chǔ)位置，同理按鍵 SUB 可以使雙十六進(jìn)制計(jì)數(shù)器的輸出減 1 以指向上一條語音信息地址表的存儲(chǔ)位置，而 REPEAT 將不改變雙十六進(jìn)制計(jì)數(shù)器的輸出以指向當(dāng)前條語音信息地址表的存儲(chǔ)位置，按鍵 CLEAR 可以使雙十六進(jìn)制計(jì)數(shù)器的輸出全為 0 以指向第一條語音信息地址表的存儲(chǔ)位置。首先將編程下載電纜兩端分別連接計(jì)算機(jī)的通信接口和在系統(tǒng)可編程芯片的編程下載接口。在編程下載前要進(jìn)行系統(tǒng)軟硬件的設(shè)計(jì)。而在顯示部分我們采用的是靜態(tài)顯示。放音時(shí)，由 CPLD控制芯片產(chǎn)生 PLAYE信號(hào)，語音芯片 ISD1420每遇到一個(gè) PLAYE 端的下降沿，就會(huì)去檢測由 CPLD控制芯片輸出的地址，進(jìn)行按 整點(diǎn)報(bào)時(shí) 。檢測是否進(jìn)入錄音狀態(tài)可以測 ISD1420的 RECLED 端是否變