【正文】 狀態(tài)， 按 KEY0鍵來(lái)選擇分或者小時(shí)。按 KEY3 來(lái)分別 對(duì)時(shí)鐘進(jìn)行較時(shí)，然后再按 KEY1 鍵 ,使其在XX 狀態(tài)即時(shí)鐘狀態(tài) 即可。當(dāng)需要其為跑表功能時(shí)，再按功能轉(zhuǎn)換鍵 KEY1,使其在 XX狀態(tài)。按下 KEY2 鍵， 跑表開(kāi)始計(jì)時(shí)， 按下 key 鍵，計(jì)時(shí)暫停，再按下該鍵，繼續(xù)計(jì)時(shí)。再按下 KEY2 鍵， 計(jì)時(shí)停止。而多功能電子秒表的整點(diǎn)報(bào)時(shí)是用一個(gè)開(kāi)關(guān)來(lái)控制。當(dāng)開(kāi)關(guān)閉合時(shí)，可以實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)，當(dāng)斷開(kāi)開(kāi)關(guān)時(shí)，則取消 整點(diǎn)報(bào)時(shí)功能。整點(diǎn)報(bào)時(shí)是由語(yǔ)音芯片提供。 主控模塊在產(chǎn)生使得語(yǔ)音芯片調(diào)用語(yǔ)音信息信號(hào)的同時(shí)，通過(guò)軟件編程也將產(chǎn)生使得顯示模塊顯示的信號(hào)，使得 秒表 系統(tǒng)按 整點(diǎn)所報(bào)的時(shí)間將其 顯示出來(lái) 。 2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 7 器件選擇方案 本章前一節(jié)簡(jiǎn)要概述了本課題的總體設(shè)計(jì)方案，本節(jié)將從器件選擇方面對(duì)系統(tǒng)的設(shè)計(jì)方案進(jìn)行詳細(xì)說(shuō)明。 復(fù)雜可編程邏輯器件的選擇 1. 各公司復(fù)雜可編程邏輯器件的特點(diǎn) （ 1） Lattice 公司的在系統(tǒng)可編程芯片的特點(diǎn) Lattice 公司是較早利用 E2COMS 技術(shù)制造可編程邏輯器件的公司之一，是世界上第一片 GAL 的研制者。該公司在 CPLD 的研制方面也取得很大進(jìn)展，特別是于 1991年發(fā)明并率先推出在系統(tǒng)可編程（ ISP）技術(shù)，開(kāi)拓了新一代的 PLD 器件。 Lattice 公司的可編程邏輯器件主要包括：高密度可編程邏輯器件 ispLSI 和 ispMACH、低密度可編程邏輯器件 ispGAL 等系列產(chǎn)品。 Lattice 公司于 20 世紀(jì) 90 年代初推出的高性能大規(guī)?？删幊踢壿嬈骷啥仍?1000~25000 門(mén)，管腳到管腳（ PintoPin）延時(shí)最短可達(dá)，系統(tǒng)工作速度最高可達(dá) 180MHz。器件具有在系統(tǒng)可編程能力和邊界掃描能力 ，適合在計(jì)算機(jī)、儀器儀表、通信設(shè)備、雷達(dá)、 DSP 系統(tǒng)和遙測(cè)系統(tǒng)中使用 [7]。 ispLSI1000/E 系列器件是通用器件。該系列器件的集成度較高，性能價(jià)格比高，適合在一般的數(shù)字系統(tǒng)中使用，用于實(shí)現(xiàn)控制器、譯碼器等功 能 [7]。 （ 2） Altera 公司的在系統(tǒng)可編程芯片的特點(diǎn) Altera 公司的 MAX 系列產(chǎn)品基本上屬于 CPLD 結(jié)構(gòu)。它的內(nèi)部連線均采用集總式互聯(lián)通路結(jié)構(gòu)，即利用同樣長(zhǎng)度的一些連線實(shí)現(xiàn)邏輯之間的互聯(lián)，任意兩邏輯單元之間的延時(shí)是相等并可預(yù)測(cè)的。 A1tera 公司的 FLEX 系列芯片同時(shí)具有 FPGA 和 EPLD兩種結(jié)構(gòu)的優(yōu)點(diǎn)，得到較廣泛的應(yīng)用。其中 MAX7000 系列采用增強(qiáng)型可編程連線陣列，可用門(mén)為 600～ 5000 個(gè)，具有 32～ 256 個(gè)宏單元和 36～ 164 個(gè)用戶 I/O 引腳，采用 E2PROM 工藝 [8]。 考慮成本問(wèn)題， 設(shè)計(jì) 原 打算選擇 ISPLSI 1032E 芯片，該芯片是美國(guó) Lattice 半導(dǎo)體公司研制的新一代復(fù)雜可編程邏輯器件 CPLD，是目前市場(chǎng)上功能較強(qiáng)、產(chǎn)品性能優(yōu)良、開(kāi)發(fā)設(shè)計(jì)方便易用的可編程邏輯器件之一 [8]。它的編程采用了在系統(tǒng)可編程（ ISP）技術(shù)。 但是 ISPLSI 1032E芯片 的延時(shí)不易于 控制，但我們的系統(tǒng)對(duì)延時(shí)要求較高，而 Altera2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 8 公司的在系統(tǒng)可編程芯片 EPM7128SLC8415 的延時(shí)比較穩(wěn)定， 同時(shí)學(xué)校 實(shí)驗(yàn)室 關(guān)于Altera 公司的軟件設(shè)計(jì)技術(shù)較成熟。最后本設(shè)計(jì)選擇了 Altera 公司的在系統(tǒng)可編程芯片EPM7128SLC8415。 它 的優(yōu)點(diǎn)是 基于 E2PROM，可以通過(guò) JTAG 口進(jìn)行在線編程，設(shè)計(jì)者可將設(shè)計(jì)內(nèi)容從 PC 機(jī)上通過(guò)下載電纜和 JTAG 口對(duì) EPM7128SLC8415 進(jìn)行多次修改 ， 它有多達(dá) 68 個(gè) I/O 引腳可供編程使用，方便系統(tǒng)擴(kuò)展存儲(chǔ)空間和外設(shè) [8]。 下面 具體介紹 EPM7128SLC8415。 2. EPM7128SLC8415 主要性能參數(shù) （ 1） 以第二代多陣列矩陣（ MAX）結(jié)構(gòu)為基礎(chǔ)，是一種高性能 CMOS E2PROM 器件； （ 2） 通過(guò) JTAG（ Joint Text Action Group 聯(lián)合測(cè)試組）接口可實(shí)現(xiàn)在線編程（ ISP），本設(shè)計(jì)中提供 JTAG 接口； （ 3） 邏輯密度為 2500 個(gè)可用編程門(mén)電路， 128 個(gè)宏單元； （ 4） 有 68 條可編程 I/O 口， TTL 邏輯電平為 5V 或 3V； （ 5） 引腳到引腳的邏輯延時(shí)為 ，計(jì)數(shù)器工作頻率可達(dá)到 ； （ 6） 有集電極開(kāi)路選擇，可編程宏單元觸發(fā)器，具有專(zhuān)有的清除（ clear）、時(shí)鐘（ clock）、輸出使能（ OE）控制； （ 7） 與不同電源電壓的系統(tǒng)接口， VCCIO 引腳用于輸出緩沖器接到 5V電源時(shí)，輸出電平與 5V電源兼容， VCCIO引腳用于輸出緩沖器接到 ，輸出電平與 電源兼容， VCCINT 用于內(nèi)部電路和輸入緩沖器； （ 8） 包括一個(gè) 為保護(hù)設(shè)計(jì)者所有權(quán)而設(shè)的可編程加密位 ,全面保護(hù)專(zhuān)利設(shè)計(jì)，防止程序被復(fù)制和讀出 ； （ 9） 工作電壓： 5V ； （ 10） 封裝： 本設(shè)計(jì)采用 PLCC84 封裝形式（這里只介紹 PLCC 封裝，有其它封裝形式） ； （ 11） I/O 數(shù)： 64 ； （ 12） 宏單元 128 ； （ 13） 器件可選擇開(kāi)漏輸出； （ 14） 可編程的節(jié)點(diǎn)模式，每個(gè)宏單元可節(jié)省 50％的功率； （ 15） 可配置的擴(kuò)展乘積項(xiàng)分配，允許每個(gè)宏單元擁有多達(dá) 32 個(gè)乘積項(xiàng)； （ 16） 編程下載電纜： BitBlasterTM 串行下載電纜， ByterBlasterMVTM 并行口下載電纜（常用） MasterBlasterTM 串行通用串行總線（ USB）下載電纜 [8]。 3. EPM7128SLC8415 引腳說(shuō)明 2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 9 EPM7128SLC8415 各管腳功能如表 所示，其引腳圖如圖 所示 [8]。 圖 EPM7128SLC8415 引腳圖 表 EPM7128SLC8415 各管腳功能表 名稱(chēng) 管腳 功能 I/O 4～ 4 44～ 66 6 6 70、73～ 81 輸入 /輸出端口 INPUT/OE2/GCLK2 2 輸入 /輸出使能信號(hào) /時(shí)鐘 VCC 1 2 3 電源端 2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 10 4 5 6 78 GND 1 3 44 5 7 82 接地端 INPUT/OE1 84 輸入 /輸出使能信號(hào) INPUT/GLCR 1 輸入 /清除 TDI 14 isp 編程信號(hào)控制線 /專(zhuān)用輸入 TMS 23 isp 編程信號(hào)控制線 /專(zhuān)用輸入 TCK 62 isp 編程信號(hào)控制線 /專(zhuān)用輸入 TDO 71 isp 編程信號(hào)控制線 /專(zhuān)用輸入 圖 Max7000 系列 84 引腳 PLCC 封裝芯片的管腳焊接點(diǎn)排列 在本設(shè)計(jì)中不管是制作實(shí)驗(yàn)板還是 PCB 板，都要嚴(yán)格遵守圖 芯片的管腳焊接點(diǎn)排列情況。芯片放入底座后形式如下圖所示 ： 圖 器件放入 PLCC 座中的正視圖 2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 11 4. EPM7128SLC8415 內(nèi)部結(jié)構(gòu)說(shuō)明 [9] 圖 EPM7128SLC8415 器件結(jié) 構(gòu)圖 如圖 所示， EPM7128SLC8415 內(nèi)部結(jié)構(gòu)由 8 個(gè)相似的邏輯陣列塊（ Logic Array Block,LAB）、一個(gè)可編程內(nèi)連矩陣（ PIA）和多個(gè)輸入 /輸出控制塊 (I/O Block)組成 [9]。主要包括： （ 1） 邏輯陣列塊（ Logic Array Blocks， LAB）； （ 2） 宏單元（ Macro Cells）； （ 3） 擴(kuò)展乘積項(xiàng)（共享和并聯(lián)）（ Expender Product Terms）； （ 4） 可編程連線陣列（ Programmable Interconnect Array， PIA） ； （ 5） I/O 控制塊（ I/O Control Blocks）。 每個(gè)器件包含了 4 個(gè)專(zhuān)用輸入，即可用作通用輸入，也可作為每個(gè)宏單元和 I/O 引腳的高速、全局控制信號(hào)，如時(shí)鐘（ Clock）、清除（ Clear）和輸出使能（ OE）。下面我們對(duì)這 5 部分分別加以闡述 [9]。 （ 1）邏輯陣列塊 EPM7128SLC8415 芯片的結(jié)構(gòu)主要由邏輯陣列塊（ LAB）和它們之間的連線構(gòu)成。2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 12 每個(gè)邏輯陣列塊由 16 個(gè)宏單元組成，多個(gè) LAB 通過(guò)可編程連線陣列（ PIA）和全局總線連接在一起。全局總線由所有的專(zhuān)用輸入、 I/O 引 腳和宏單元饋給信號(hào)。 LAB 的輸入信號(hào)有： ① 來(lái)自 PIA 的 36 個(gè)信號(hào)； ② 全局控制信號(hào)； ③ I/O 引腳到寄存器的直接輸入通道 [9]。 （ 2）宏單元 EPM7128SLC8415 芯片宏單元由邏輯陣列、乘積項(xiàng)選擇矩陣和可編程觸發(fā)器 3 個(gè)功能塊組成。 邏輯陣列實(shí)現(xiàn)組合邏輯功能，給每個(gè)宏單元提供 5 個(gè)乘積項(xiàng)。 “乘積項(xiàng)選擇矩陣 ”分配這些乘積項(xiàng)作為到 “或 ”門(mén)和 “異或 ”門(mén)的主要邏輯輸入，以實(shí)現(xiàn)組合邏輯函數(shù)；或者把這些乘積項(xiàng)作為宏單元中觸發(fā)器的輔助輸入，即清除、置位、時(shí)鐘和時(shí)鐘使能控制。每個(gè)宏單元的一個(gè)乘積項(xiàng)可以反相 后回送到邏輯陣列。這個(gè) “可共享 ”的乘積項(xiàng)能夠連接到同一個(gè) LAB 中任何其他乘積項(xiàng)上。利用 MAX+plusⅡ 開(kāi)發(fā)工具按設(shè)計(jì)要求自動(dòng)優(yōu)化乘積項(xiàng)的分配。 宏單元中的觸發(fā)器可以單獨(dú)地編程為具有可編程時(shí)鐘控制的 D 觸發(fā)器、 T 觸發(fā)器、RS 觸發(fā)器或 JK 觸發(fā)器工作方式。另外，也可以將觸發(fā)器旁路，實(shí)現(xiàn)組合邏輯功能。每個(gè)觸發(fā)器也支持異步清除和異步置位功能，乘積項(xiàng)選擇矩陣分配乘積項(xiàng)去控制這些操作。雖然乘積項(xiàng)驅(qū)動(dòng)觸發(fā)器的置位和復(fù)位信號(hào)是高電平有效，但是在邏輯陣列中可將信號(hào)反相，得到低電平有效的控制。此外，每個(gè)觸發(fā)器的復(fù)位功能可 以由低電平有效的、專(zhuān)用的全局復(fù)位引腳 GCLRn 信號(hào)提供。在設(shè)計(jì)輸入時(shí)，用戶可以選擇所希望的觸發(fā)器，然后 MAX+plusⅡ 開(kāi)發(fā)工具對(duì)每一個(gè)寄存器功能選擇最有效的觸發(fā)器工作方式，以使設(shè)計(jì)所需要的資源最少。 （ 3）擴(kuò)展乘積項(xiàng) 大多數(shù)邏輯函數(shù)雖然能夠用宏單元中的 5 個(gè)乘積項(xiàng)來(lái)實(shí)現(xiàn)，但某些邏輯函數(shù)較為復(fù)雜，要附加乘積項(xiàng)。為提供所需的邏輯資源，不需利用另一個(gè)宏單元，而是利用EPM7128SLC8415 芯片結(jié)構(gòu)中共享和并聯(lián)擴(kuò)展乘積項(xiàng)，作為附加的乘積項(xiàng)直接送到 LAB的任意宏單元中，在邏輯綜合時(shí)，利用擴(kuò)展項(xiàng)可保證用盡 可能少的邏輯資源實(shí)現(xiàn)盡可能快的工作速度。 共享擴(kuò)展項(xiàng)在每個(gè) LAB 中有 16 個(gè)擴(kuò)展項(xiàng)。它是由宏單元提供一個(gè)未使用的乘積項(xiàng)，并把它們反饋到邏輯陣列，便于集中管理使用。每個(gè)共享擴(kuò)展乘積項(xiàng)可被 LAB 內(nèi)任意（或全部）宏單元使用和共享，以實(shí)現(xiàn)復(fù)雜的邏輯函數(shù)。 （ 4）可編程連線陣列 通過(guò) PIA 的可編程布線通道，把多個(gè) LAB 相互連接，構(gòu)成所需的邏輯。它能夠2021 屆電子信息工程專(zhuān)業(yè)畢業(yè)設(shè)計(jì)（論文） 13 把器件中任何信號(hào)源連接到目的地。所有的專(zhuān)用輸入、 I/O 引腳的反饋、宏單元的反饋均連入 PIA 中，并且布滿整個(gè)器件。 EPROM 單元控制 2 輸入 “與 ”門(mén)的一個(gè)輸入端 ，以選擇驅(qū)動(dòng) LAB 的 PIA 信號(hào)。 可編程連線陣列的延時(shí)是固定的，因此， PIA 消除了信號(hào)之間的時(shí)間偏移，使得時(shí)間性能容易預(yù)測(cè)。 （ 5） I/O 控制塊 I/O 控制塊允許每個(gè) I/O 引腳單獨(dú)地配置成輸入、輸出或雙向工作方式，所有 I/O引腳都有一個(gè)三態(tài)緩沖器。它的使能端由 OE1n， OE2n 及 VCC， GND 信號(hào)中的一個(gè)控制。該 I/O 控制塊由兩個(gè)全局輸出使能信號(hào) OE1n， OE2n 來(lái)驅(qū)動(dòng)。當(dāng)三態(tài)緩沖器的控制端接到地（ GND）時(shí)，其輸出為三態(tài)（高阻態(tài)），而且 I/O 引腳可作為專(zhuān)用輸入端使用；當(dāng)三態(tài)緩沖器的控制端接到 電源（ VCC）時(shí)， I/O 引腳處于輸出工作方式 [8]。 5． EPM7128SLC8415 的編程接口 為了使得整個(gè)系統(tǒng)便于更新和程序下載，系統(tǒng)為在系統(tǒng)可編程芯片外接了一個(gè) ISP的接口。對(duì) MAX7000 系列器件進(jìn)行編程要具備以下三個(gè)條件 [9]： (1)編程電纜； (2)PC 機(jī)； (3) MAX7000 系列器件下載軟件。 圖 是 EPM7128SLC8415 器件與下載電纜的插座連線圖，該插座安裝在用戶PCB 板上，用于連接下載線纜和復(fù)雜可編程邏輯器件 EPM7128SLC8415。 [9] 圖 ISP 插座接線圖 語(yǔ)音芯片的選