【正文】 喇叭，可利用單端輸出驅(qū)動喇叭，也可采用雙端輸出驅(qū)動喇叭。 （ 6） AGC： 自動增益控制端 。當以 差分形式連接話筒時，可減小噪聲，提高共模抑制比。片內(nèi)自動增益控制電路（ AGC）將前置增 益控制在 15 至 24dB。 ISD1420除 A3外 ，其余均為空腳 (NC)。 ●具有自動省電模式，此時僅需 的保持電流。 ●零功率信息存貯，省掉備用電源。芯片采用多電平直接模擬量存儲技術(shù)，每個采樣直接存儲在片內(nèi)單個 E2PROM單元中，能夠非常真實、自然的再現(xiàn)語音、音樂、音調(diào)的效果，避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和 “金屬聲 ” [10]。利用它，語音和音頻信號被直接存儲，以其原本的模擬形式進入 E2PROM存儲器。 1. ISD1420 芯片功能特性 [10] ISD1420為美國 ISD公司出品的單片語音錄放電路。將 ISD1420 的 A0～ A7 與 CPLD 的 I/O 口連接，這樣可單獨提取 160 段語音信息，并在軟件的支持 下可自動組合成若干段完整的長短語句。 [9] 圖 ISP 插座接線圖 語音芯片的選擇 ISD1400 系列語音芯片目前已被用于微型固體錄音機、通訊、電話、車船、飛機黑匣子、有聲電子信函、語音信箱、高級玩具等。當三態(tài)緩沖器的控制端接到地（ GND）時，其輸出為三態(tài)（高阻態(tài)），而且 I/O 引腳可作為專用輸入端使用；當三態(tài)緩沖器的控制端接到 電源（ VCC）時， I/O 引腳處于輸出工作方式 [8]。 可編程連線陣列的延時是固定的，因此， PIA 消除了信號之間的時間偏移，使得時間性能容易預測。 （ 4）可編程連線陣列 通過 PIA 的可編程布線通道，把多個 LAB 相互連接，構(gòu)成所需的邏輯。為提供所需的邏輯資源，不需利用另一個宏單元，而是利用EPM7128SLC8415 芯片結(jié)構(gòu)中共享和并聯(lián)擴展乘積項，作為附加的乘積項直接送到 LAB的任意宏單元中，在邏輯綜合時，利用擴展項可保證用盡 可能少的邏輯資源實現(xiàn)盡可能快的工作速度。雖然乘積項驅(qū)動觸發(fā)器的置位和復位信號是高電平有效，但是在邏輯陣列中可將信號反相，得到低電平有效的控制。利用 MAX+plusⅡ 開發(fā)工具按設(shè)計要求自動優(yōu)化乘積項的分配。 邏輯陣列實現(xiàn)組合邏輯功能，給每個宏單元提供 5 個乘積項。2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計（論文） 12 每個邏輯陣列塊由 16 個宏單元組成，多個 LAB 通過可編程連線陣列（ PIA）和全局總線連接在一起。主要包括： （ 1） 邏輯陣列塊（ Logic Array Blocks， LAB）； （ 2） 宏單元（ Macro Cells）； （ 3） 擴展乘積項（共享和并聯(lián)）（ Expender Product Terms）； （ 4） 可編程連線陣列（ Programmable Interconnect Array， PIA） ； （ 5） I/O 控制塊（ I/O Control Blocks）。 2. EPM7128SLC8415 主要性能參數(shù) （ 1） 以第二代多陣列矩陣（ MAX）結(jié)構(gòu)為基礎(chǔ)，是一種高性能 CMOS E2PROM 器件； （ 2） 通過 JTAG（ Joint Text Action Group 聯(lián)合測試組）接口可實現(xiàn)在線編程（ ISP），本設(shè)計中提供 JTAG 接口； （ 3） 邏輯密度為 2500 個可用編程門電路， 128 個宏單元； （ 4） 有 68 條可編程 I/O 口， TTL 邏輯電平為 5V 或 3V； （ 5） 引腳到引腳的邏輯延時為 ，計數(shù)器工作頻率可達到 ； （ 6） 有集電極開路選擇，可編程宏單元觸發(fā)器，具有專有的清除（ clear）、時鐘（ clock）、輸出使能（ OE）控制； （ 7） 與不同電源電壓的系統(tǒng)接口， VCCIO 引腳用于輸出緩沖器接到 5V電源時，輸出電平與 5V電源兼容， VCCIO引腳用于輸出緩沖器接到 ，輸出電平與 電源兼容， VCCINT 用于內(nèi)部電路和輸入緩沖器； （ 8） 包括一個 為保護設(shè)計者所有權(quán)而設(shè)的可編程加密位 ,全面保護專利設(shè)計，防止程序被復制和讀出 ； （ 9） 工作電壓： 5V ； （ 10） 封裝： 本設(shè)計采用 PLCC84 封裝形式（這里只介紹 PLCC 封裝，有其它封裝形式） ； （ 11） I/O 數(shù)： 64 ； （ 12） 宏單元 128 ； （ 13） 器件可選擇開漏輸出； （ 14） 可編程的節(jié)點模式，每個宏單元可節(jié)省 50％的功率； （ 15） 可配置的擴展乘積項分配，允許每個宏單元擁有多達 32 個乘積項； （ 16） 編程下載電纜： BitBlasterTM 串行下載電纜， ByterBlasterMVTM 并行口下載電纜（常用） MasterBlasterTM 串行通用串行總線（ USB）下載電纜 [8]。 但是 ISPLSI 1032E芯片 的延時不易于 控制，但我們的系統(tǒng)對延時要求較高，而 Altera2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計（論文） 8 公司的在系統(tǒng)可編程芯片 EPM7128SLC8415 的延時比較穩(wěn)定， 同時學校 實驗室 關(guān)于Altera 公司的軟件設(shè)計技術(shù)較成熟。 A1tera 公司的 FLEX 系列芯片同時具有 FPGA 和 EPLD兩種結(jié)構(gòu)的優(yōu)點，得到較廣泛的應用。 ispLSI1000/E 系列器件是通用器件。該公司在 CPLD 的研制方面也取得很大進展，特別是于 1991年發(fā)明并率先推出在系統(tǒng)可編程（ ISP）技術(shù)，開拓了新一代的 PLD 器件。整點報時是由語音芯片提供。按下 KEY2 鍵， 跑表開始計時， 按下 key 鍵，計時暫停，再按下該鍵，繼續(xù)計時。 系統(tǒng)工作 過程如下 ：多功能電子秒表一般情況下處于時鐘狀態(tài) 用來 提供時間顯示。 系統(tǒng)采用 復雜可編程邏輯器件 控制語音芯片來實現(xiàn)語音報站的功能。這些按鍵通過復雜可編程邏輯器件產(chǎn)生語音芯片和顯示芯片所需要的信號。其中主要控制邏輯全部由軟件編寫完成。 4． 不需要設(shè)計人員了解很深的 IC 知識， EDA 軟件易學易用。這無疑對系統(tǒng)的設(shè)計帶來諸多不便。 根據(jù)用戶需要，可以對用戶進行整點報時提醒，還可 通過按鍵取消報時。網(wǎng)絡表可以從電路原理圖中獲得，也可從印制電路板中提取出來。 利用 Protel 99/Schematic 提供的各種工具，將圖紙上的元件用具有電氣意義的導線、符號連接起來，構(gòu)成一個完整的原理圖。 設(shè)置 Protel 99/Schematic 設(shè)計環(huán)境，包括設(shè)置格點大小和類型，光標類型等等，大多數(shù)參數(shù)也可以使用系統(tǒng)默認值 [5]。 （ 1）設(shè)計圖紙大小 。 一般而言，設(shè)計電路板最基本的過程可以分為三大步驟。 電路板的設(shè)計和繪制以及電子電路邏輯分析和仿真等 。 用 ISP 器件取代傳統(tǒng)的標準集成電路、接口電路、專用集成電路已成為數(shù)字技術(shù)發(fā)展的趨勢。然而，采用 ISP器件進行設(shè)計，在設(shè)計、制造完成后，如果需要重新組態(tài)、升級，只需采用軟盤升級方法，在現(xiàn)場就可重新組態(tài)邏輯 [4]。由于采用先進的 技術(shù)，就保證了這種器件具備 10000 次以上的擦寫能力 [3]。 EDA 市場日趨成熟，但我國的研發(fā)水平沿很有限，需迎頭趕上。據(jù)最新統(tǒng)計顯示，中國和印度正在成為電子設(shè)計自動化領(lǐng)域發(fā)展最快的兩個市場，年復合增長率分別達到了 50%和 30%[2]。但各國也正在努力開發(fā)相應的工具。自動化儀表的技術(shù)發(fā)展趨勢的測試技術(shù)、控制技術(shù)與計算機技術(shù)、通信技術(shù)進一步融合，形成測量、控制、通信與計算機（ M3C）結(jié)構(gòu) [2]。 在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計算機及軟件技術(shù)、第三代移動通信技術(shù)、信息管理、信息安全技術(shù)，積極開拓以數(shù)字技術(shù)、網(wǎng)絡技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)， 培育新的經(jīng)濟增長點。 傳統(tǒng)設(shè)計方法花費大量時間和精力在元件選配和系統(tǒng)結(jié)構(gòu)可行性定位上；現(xiàn)代電子設(shè)計方法以可編程器件為基片，使用計算機，通過軟件編程對芯片的結(jié)構(gòu)和數(shù)據(jù)進行構(gòu)造，還可以在線進行仿真、 測試和編程下載 [1]。本文所指的 EDA 技術(shù)，主要針對電子電路設(shè)計、 PCB 設(shè)計和 IC 設(shè)計。2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計（論文） 1 第 1 章 緒 論 EDA 技術(shù) 近年來隨著電子技術(shù)的發(fā)展，現(xiàn)在對 EDA 的概念或范疇用得很寬。例如在飛機制造過程中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到 EDA 技術(shù)。利用 EDA 工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC 版圖或 PCB 版圖的整個過程的計算機上自動處理完成 [1]。為了與臺灣和美國的設(shè)計工程師形成更有力的競爭，中國的設(shè)計隊伍有必要購入一些最新的 EDA技術(shù) [2]。開展 “數(shù)控化 ”工程和 “數(shù)字化 ”工程。 在 EDA 軟件開發(fā)方面，目前主要集中在美國 [2]。相信在不久的將來會有更多更好的設(shè)計工具有各地開花并結(jié)果。 EDA 水平不斷提高，設(shè)計工具趨于完美的地步。采用這種器件開發(fā)的數(shù)字系統(tǒng)，其升級與改進是極其方便的。采用傳統(tǒng)的邏輯設(shè)計技術(shù)，一旦系統(tǒng)按要求設(shè)計完成后，若要升級，進行硬件修改，排除硬件故障，是很困難的和不經(jīng)濟的。這種軟件仿真可以非常方便地檢查設(shè)計的內(nèi)部節(jié)點，而測試向量和輸入激勵都可通過軟件編程實現(xiàn)。 Protel 99SE 主要應用于電子電路原理圖的設(shè)計 。Protel 99SE 由兩大部分組成：電路原理圖設(shè)計（ Advanced Schematic）和多層印刷電路板設(shè)計（ Advanced PCB）。原理圖的設(shè)計可按下面過程來完成。 （ 2）設(shè)置 Protel 99/Schematic 設(shè)計環(huán)境 。 （ 4）原理圖布線 。 2. 產(chǎn)生網(wǎng)絡表 網(wǎng)絡表是電路原理圖設(shè)計（ SCH）與印制電路板設(shè)計（ PCB）之間的一座橋梁，它是電路板自動的靈魂 [5]。具體的要求如下： 語音信息分 17 段以上，保證 9 站線路的語音播報信息的存儲 ； 通過外部的按鍵控制，它可以實現(xiàn)鐘表與跑表以及時間校對的功能 的切換； 可以對時間進行校準調(diào)時 。 基于以上要求，總體設(shè)計方案如下： 本設(shè)計無論采用是采用單片機還是復雜可編程邏輯器件 作為控制核心 均可完成，但在比較了單片機和復雜可編程邏輯器件后，發(fā)現(xiàn)使用單片機 硬件連線復雜，可靠性差，且單片機的端口數(shù)目、內(nèi)部定時器和中斷源的個數(shù)都有限，在實際應用中往往需要外加擴展芯片 [6]。 3． 通過開發(fā)工具在計算機上完成設(shè)計，電路設(shè)計周 期短。 故本設(shè)計采用具有在系統(tǒng)編程的復雜可邏輯器件來做整個系統(tǒng)的主控部分。 故 需設(shè)立 6 個按鍵 ： ADD（用來實現(xiàn)加、正報功能）、 PNSELECT（用來實現(xiàn)正反選擇功能）、REPEAT（用來實現(xiàn)重復功能）、 SUB（用來實現(xiàn)減、反報功能）、 CLEAR（用來實現(xiàn)清零功能）、 PLAY（錄音時用來實現(xiàn)放音驗證）、 REC（用來實現(xiàn)錄音功能） 。若按下鍵則觸發(fā)主控模塊中由軟 件設(shè)計的相關(guān)部分，產(chǎn)生一個下降沿，進而改變輸入語音芯片 A0~A7 的地址和語音芯片的 PLAYE 端口，語音芯片根據(jù)輸入的地址進行尋址播報。 由系統(tǒng)主控模塊產(chǎn)生的 BCD 信號用來控制顯示模塊，使得系統(tǒng)按站點進行顯示。當需要其為跑表功能時，再按功能轉(zhuǎn)換鍵 KEY1,使其在 XX狀態(tài)。當開關(guān)閉合時，可以實現(xiàn)整點報時，當斷開開關(guān)時，則取消 整點報時功能。 復雜可編程邏輯器件的選擇 1. 各公司復雜可編程邏輯器件的特點 （ 1） Lattice 公司的在系統(tǒng)可編程芯片的特點 Lattice 公司是較早利用 E2COMS 技術(shù)制造可編程邏輯器件的公司之一，是世界上第一片 GAL 的研制者。器件具有在系統(tǒng)可編程能力和邊界掃描能力 ，適合在計算機、儀器儀表、通信設(shè)備、雷達、 DSP 系統(tǒng)和遙測系統(tǒng)中使用 [7]。它的內(nèi)部連線均采用集總式互聯(lián)通路結(jié)構(gòu)，即利用同樣長度的一些連線實現(xiàn)邏輯之間的互聯(lián)，任意兩邏輯單元之間的延時是相等并可預測的。它的編程采用了在系統(tǒng)可編程（ ISP）技術(shù)。 下面 具體介紹 EPM7128SLC8415。芯片放入底座后形式如下圖所示 ： 圖 器件放入 PLCC 座中的正視圖 2021 屆電子信息工程專業(yè)畢業(yè)設(shè)計（論文） 11 4. EPM7128SLC8415 內(nèi)部結(jié)構(gòu)說明 [9] 圖 EPM7128SLC8415 器件結(jié) 構(gòu)圖 如圖 所示， EPM7128SLC8415 內(nèi)部結(jié)構(gòu)由 8 個相似的邏輯陣列塊（ Logic Array Block,LAB）、一個可編程內(nèi)連矩陣（ PIA）和多個輸入 /輸出控制塊 (I/O Block)組成 [9]。 （ 1）邏輯陣列塊 EPM7128SLC8415 芯片的結(jié)構(gòu)主要由邏輯陣列塊（ LAB）和它們之間的連線構(gòu)成。 （ 2）宏單元 EPM7128SLC8415 芯片宏單元由邏輯陣列、乘積項選擇矩陣和可編程觸發(fā)器 3 個功能塊組成。這個 “可共