altera可編程邏輯器件編程與配置-wenkub
2023-05-22 21:42:47 本頁面
【正文】 25Pin公頭，另一端是連接 FPGA的 10Pin插座。這些設(shè)備可以是 Altera的配置芯片（ EPC系列），或者是單板上的微處理器、 CPLD等智能設(shè)備。Copyright by Beilei Xu Altera可編程邏輯器件 編程與配置 概要 ? 配置方式及典型應(yīng)用 ? 配置過程 ? 主動串行配置 ? 被動串行配置 ? JTAG配置 ? ByteBlasterII下載電纜 ? 配置器件 配置方式 ? 根據(jù) FPGA在配置電路中的角色，其配置數(shù)據(jù)可以用 3種方式載入到目標(biāo)器件中： ? FPGA主動方式 ? FPGA被動方式 ? JTAG方式 FPGA主動方式： AS ? 由目標(biāo) FPGA來主動輸出控制和同步信號（包括配置時鐘）給 Altera專用的一種串行配置芯片（ EPCS1和 EPCS4等），在配置芯片收到命令后，就把配置數(shù)據(jù)發(fā)到 FPGA，完成配置過程。 FPGA在配置過程中完全處于被動地位，只是輸出一些狀態(tài)信號來配合配置過程。 ? The ByteBlaster II supports the following programming modes: ? Passive Serial Programming: Configures all Altera devices supp
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1