【正文】 。因此，實際中很少采用相干解調(diào) 法來解調(diào) 2ASK 信號 。利用此載 波與收到的已調(diào)信號相乘，輸出為 2 2 第 5 頁 共 35 頁 1 z(t) ??y(t) cos??t ??s(t) co s ??t ????s(t)(1 ??cos 2??t) 2 () 1 1 ????s(t) ????s(t) cos 2??t 圖 2ASK 信號的包絡解調(diào) 圖 2ASK 的相干解調(diào) 經(jīng)低通濾波濾除第二項高頻分量后，即可輸出 s(t) 信號。定時抽 樣脈沖（位同步信號）是很窄的脈沖，通常位于每個碼元的中央位置，其重復周期 等于碼元的寬度。二進制幅度鍵控信號， 由于一個信號狀態(tài)始終為 0，相當于處于斷開狀態(tài)，故又常稱為通斷 鍵控信號（ OO K 信號）。 2ASK 是利用 代表數(shù)字信息“ 0”或“ 1”的基帶矩形脈沖去鍵控一個連續(xù)的載波，使載波時斷時 續(xù)地輸出。 有 較為廣泛的市 場前景的應用于智能系統(tǒng)包括家庭保安系統(tǒng)、自動化控制系統(tǒng)、汽車門禁系統(tǒng)以及 RF ID 等領域的工作于超高頻 (UHF)的射頻接收機也常使用于 ASK 數(shù)字調(diào)制方式 。 ASK（ Amplitude－ Shift Keying）振幅調(diào)制作為數(shù)字調(diào)制傳輸?shù)囊环N常用方 式，具備上述所有的優(yōu)點，所以 ASK 的應用是非常廣泛的，如在基于 ASK 的神經(jīng)網(wǎng) 絡解調(diào)器研究上與傳統(tǒng)解調(diào)器相比 ,它有一些很重要的特點 :第一 ,基于 ASK 的神 經(jīng)網(wǎng)絡算法用于解調(diào)處理 ,其抗干擾性能優(yōu)于傳統(tǒng)方法 。在實際通信中，很多信道都不能直接傳送基帶信號， 必須用基帶信號對載波波形的某些參量進行控制，使載波的這些參量隨基帶信號的 變化而變化，即所謂正弦載波調(diào)制 。 ASK（ Amplitude－ Shift Keying）作為一種簡單高效便捷 ,易于實現(xiàn)的特點 , 在目前的通信領域中有著其獨特的位置，對基于 ASK 的通信系統(tǒng)的研究與應用也是 眾多研究項目中的熱點 。作為其關鍵技術之一的調(diào)制解調(diào)技術一直是人 們研究的一個重要方向通過調(diào)制，不僅可以進行頻譜搬移，把調(diào)制信號的頻譜搬移 到所希望的位置上，而且它對系統(tǒng) 的傳輸有效性和傳輸?shù)目煽啃杂兄艽蟮挠绊? 。通信系統(tǒng)的作用就是將信息從信源 發(fā)送到一個或多個目的地 。實現(xiàn)通信的方 式和手段很多，如手勢、語言、旌旗、 烽火臺和擊鼓傳令，以及現(xiàn)代社會的電報、電話、廣播、電視、遙控、遙測、因特 網(wǎng)和計算機通信等，這些都是消息傳遞的方式和信息交流的手段 。從模擬調(diào)制到數(shù)字調(diào)制，從二進制發(fā)展到多進制調(diào)制，雖然調(diào)制方式多種多 樣，但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā) 展 。在實際應用當中，大型、復雜的系統(tǒng)直接實驗是十分 昂貴的，而通信系統(tǒng)設計研究是一項十分復雜的技術。 課題的研究現(xiàn)狀 近十幾年來，隨著計算機，人工智能，模式識別的信號處理等技術的飛速發(fā)展。第二 ,基于 ASK 的神經(jīng)網(wǎng)絡 解調(diào) 器有和傳統(tǒng) 解調(diào)器相 似的處理 單元 ,但 在神經(jīng)網(wǎng)絡 中 ,這些 功能被整合 在多個 神經(jīng) 元中 ,無需 對每個處 理單元和功 能進行單獨 設計 , 這些處理 功能都是在 其學習 過程中自己獲得的 。 在其它應用中還有如基于 ASK 無線射頻收發(fā)模塊的安防系統(tǒng) ，無線射頻數(shù) 據(jù)傳送電路和 EMC 微處理器設計為一體 ,構(gòu)成具有檢測不同信號和無線數(shù)據(jù)傳輸 的功能模塊 ,并通過無線接收模塊與電話網(wǎng)絡連網(wǎng) ,應用于家庭及單位的安防系統(tǒng)。有載波輸出時表示發(fā)送“ 1”，無載波輸出時表示發(fā)送“ 0”。 第 4 頁 共 35 頁 式中， 為載波角頻率， s(t) 為單極性 NRZ 矩形脈沖序列 1,出現(xiàn)概率為 p ??{ 圖 ASK 信號產(chǎn)生方法及波形 ASK 解 調(diào)原理及設計方法 ASK 信號解調(diào)的常用方法主要有兩種：包絡檢波法和相干檢測法 包絡檢波法的原理方框圖如圖 所示 :帶通濾波器（ BPF）恰好使 2ASK 信號完 整地通過，經(jīng)包絡檢測后，輸出其包絡。不計噪聲影響時，帶通濾波器輸出為 2ASK 信號，即 y(t) ??e0 (t) ??s(t) cos?ct ，包絡檢波器輸出為 s(t) 。低通濾波器的截止 頻率與基帶數(shù)字信號的最高頻率相等。 ASK 信 號的功率譜及帶寬 從 2ASK 的原理可知，一個 2ASK 信號 e0 (t) 可以表示成 e0 ??s(t) cos ?ct （ ） 這里， s(t) 是代表信息的隨機單極性矩形脈沖序列。 ASK 系 統(tǒng)的抗噪聲性能 R B 的二進制數(shù)字信號時，要求該系統(tǒng)的 通信系統(tǒng)的抗噪聲性能是指系統(tǒng)克服加性噪聲的能力。 經(jīng)包絡檢波器檢測，輸出包絡信號 [ A?n (t )] ?n 2 (t ),發(fā)“ 1” x(t ) ??{ 2 c 2 s （ ） n c (t)??ns (t ) ,發(fā)“ 0” 由式（ ）可知，發(fā)“ 1”時，接收帶通濾波器 BPF 的輸出 y(t) 為正弦波加 窄帶高斯噪聲形式；發(fā)“ 0”時，接收帶通濾波器 BPF 的輸出 y(t) 為純粹窄帶高斯 噪聲形式。選定的 U 中清楚看到。假設發(fā)送“ 1”碼的概率為 P(1) ，發(fā)送 1 1 P ????[P(0/1) ??P(1/ 0)] ????(S ??S ) （ ） 1 當 P(1) ??P(0) ????，即等概時 1 1 P ????[P(0/1) ??P(1/ 0)] ????(S ??S ) （ ） 也就是說， Pe 就是圖 10 中兩塊陰影面積之和的一半。由此可見，包絡解調(diào) 2ASK 系統(tǒng)的誤碼率 隨輸入信噪比 的增大，近似地按指數(shù)規(guī)律下降。假設 P(1) ??P( 0) ，則系統(tǒng)的總誤碼率 Pe ??P(1)P(0 /1) ??P(0) P(1 / 0) 2 2 ? 且不難看出，最佳門限 U d ??A / 2 。 比較式（ ）和式（ ）可以看出，在相同大信噪比情況下， 2ASK 信號 相干解調(diào)時的誤碼率總是低于包絡檢波時的誤碼率，即相干解調(diào) 2ASK 系統(tǒng)的抗噪 聲性能優(yōu)于非相干解調(diào)系統(tǒng)，但兩者相差并不太大。 3 ASK 調(diào)制與解調(diào)的 VHDL 系統(tǒng)建模 軟件平臺介紹 第 12 頁 共 35 頁 VHDL 的英文全名是 VeryHighSpeedIntegratedCircuit HardwareDescription Language,誕生于 1982 年。其基本設 計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言 (VHDL)等方法，生成相 應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn) 設計的數(shù)字系統(tǒng)?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。最初是由美國國 防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范圍較小 的設計語言。目前，它在中國的應用多數(shù)是用在 FPGA/CPLD/EPLD 的設計中。 VHDL 的程序結(jié)構(gòu)特點是將一項工程設計，或稱設計實體 entity （可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ,及端口 ) 第 13 頁 共 35 頁 【 17】 【 18】 【 19】 和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在圖中左邊的 Task 窗口中，顯示了當前任 務的一些屬性和可進行的操作，包括 STRAT PROJECT,ADVISORS,CREATE DESIGN,ASSIGN CONSTRAINTS 等。 ASK 調(diào) 制與解調(diào)系統(tǒng)的具體設計 根據(jù)上述對 ASK 調(diào)制系統(tǒng)的原理的研究，結(jié)合 VHDL 硬件描述語言的特點，對 ASK 調(diào)制系統(tǒng)設計了以下模型如圖 ： 時鐘信號 控制信號 四分頻 載波信號 基帶信號 與門 調(diào)制信號 圖 ASK 調(diào)制系統(tǒng)設計模型圖 此調(diào)制系統(tǒng)采用系統(tǒng)時鐘經(jīng)四分頻后作為調(diào)制信號載波，然后再與基帶信號經(jīng) 過一個與門（作用相當于以基帶信號乘以載波），再經(jīng)過系統(tǒng)輸出得到調(diào)制信號。 3. 連接芯片的輸入與輸出及時鐘信號和控制信號管腳，連接后如圖 所示： 圖 連接外部輸入輸出管腳 4. 對第三步生成的原理圖進行編譯和檢查后如圖 所示： 圖 編譯檢查通過 第 17 頁 共 35 頁 5. 建立 ASK 調(diào)制功能模塊的波形仿真文件，將輸入輸出 NODE 加入文件后如圖 所示： 圖 加入管腳后的波形仿真界面 ，本次設計考慮到硬件條件的限制采用時鐘 頻率為 1MHz 設置好以后如圖 所示： 圖 設置時鐘周期 為了方便觀察分析仿真結(jié)果采用的輸入信號為： X:1010100110。由上面的結(jié)果圖分析可知，解調(diào)信號落后輸入信號約 100us， 即 5 個輸入信號周期，這是因為每 20 個時鐘周期都將計算輸入信號的脈沖數(shù)并存 入內(nèi)部脈沖計數(shù)器 m，當 m=3 的時候則判定解調(diào)信號輸出為‘ 1’，否則為‘ 0’。連接好以后如圖 所示： 圖 調(diào)制與解調(diào)功能模塊連接 第 21 頁 共 35 頁 2. 生成調(diào)制解調(diào)雙功能模塊并連接輸入輸出管腳，連接好后如圖 所示： 圖 調(diào)制與解調(diào)雙功能模塊管腳連接 3. 設置時鐘及輸入信號，為了便于同單獨的調(diào)制解調(diào)模塊進行對比，本聯(lián)合 模塊依然采用 1MHz 的時鐘頻率，且輸入信號 x 為 1010100110，將以上都設置好以 后進行仿真，仿真結(jié)果如圖 所示： 圖 聯(lián)合仿真結(jié)果 從上圖對比分析可知，輸入信號為 1010100110,輸入信號周期為 20us。 在對 ASK 調(diào)制模塊與解調(diào)模塊進行單獨的分析后，將兩模塊連接起來進行聯(lián)合 仿真對比輸入信號與解調(diào)信號及解調(diào)還原的基帶信號。 與二進制數(shù)字調(diào)制系統(tǒng)相比，多進制數(shù)字調(diào)制系統(tǒng)具有如下兩個特點： 第一：在 相同的信道碼源調(diào)制中，每個符號可以攜帶 log2M 比特信息，因此，當信道頻帶受 限時可以使信息傳輸率增加，提高了頻帶利用率。近些年，采用高穩(wěn)定自動增益，分集接收技術，自適應均衡等一系列措施，使 其也可在微波中繼線路中應用 。根據(jù)上述的 VHDL 建模，編寫 VHDL 仿真程序如下（見附 錄）。在對 ASK 的解調(diào)模塊設計時，考慮到結(jié)果的可對比性， 對解調(diào)時鐘采用與調(diào)制信號相同的時鐘頻率，且將調(diào)制部分輸出的調(diào)制信號作為解 調(diào)部分的輸入信號，對此信號進行解調(diào)，同時將解調(diào)信號與基帶信號進行對比，以 判斷解調(diào)模塊是否能按預期將基帶信號還原。 附 錄 use 。 系統(tǒng)時鐘 start :in std_logic。 architecture behav of PL_ASK is signal q:integer range 0 to 3。139。 elsif q=1 then f=39。039。q=q+1。 y=x and f。 use 。 同步信號 x :in std_logic。 計數(shù)器 signal xx:std_logic。139。 then q=0。 end if。039。 elsif xx39。 計 xx 信號的脈沖個數(shù) end if。 第 29 頁 共 35 頁 use 。 系統(tǒng)時鐘 start :in std_logic。 architecture behav of PL_MASK is signal q:integer range 0 to 7。 8 位 DAC 數(shù)據(jù)寄存器 begin process(clk) 此進程完成基帶信號的串并轉(zhuǎn)換，完成 4 位并行數(shù)據(jù)到 8 位 DAC 數(shù)據(jù)的譯碼 begin if clk39。039。 if xx(3)=39。 if 語句完成 4 位并行數(shù)據(jù)到 8 位 DAC 數(shù)據(jù)轉(zhuǎn)換 elsif xx(2)=39。 第 30 頁 共 35 頁 elsif xx(1)=39。 elsif xx(0)=39。 else yy=xxamp。xx(2)=x。xx