【正文】 實現(xiàn)難度 一般 低 低 價格 低 一般 高 電路原理 簡單 一般 一般 設(shè)計難度 簡單 高 一般 通過上面的方案比較，數(shù)字電路的制作方案比較容易實現(xiàn) ，并且在原理方面也是比較簡單，所以我選擇采用第一種方案來完成搶答器電路。當主持人把開關(guān) S置于 開始 位置 時，優(yōu)先編碼 電路 和鎖存電路同時處于工作狀態(tài)，即搶答器處于等待工作狀態(tài)，等待輸入端的信號輸入，當有選手將鍵按下時（如按下 S5）， 74LS148 的輸出 Y2Y1Y0 的非 =010，YEX的非 =0，經(jīng) RS 鎖存后， CTR=1， BI 的非 =1， 74LS279 處于工作狀態(tài) ，Q4Q3Q2=101,74LS48 處于工作狀態(tài)，經(jīng) 74LS148 譯碼后，顯示器顯示為 ５ 。 當優(yōu)先搶答者回答 完問題后， 由主持人將Ｓ開關(guān)重新置 “ 清除 ” ，電路復(fù)位 ，以便 再進行下一輪搶答。其中 555 構(gòu)成多諧振蕩器，振蕩頻率 fo＝ 1． 43／［（ RI＋ 2R2） C］ （公式 ） 其輸出信號經(jīng)三極管推動揚聲器。 ③ 當設(shè)定的搶答時間到，無人 搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。當選 手在定時時間內(nèi)按動搶答鍵時， 1Q＝ 1，經(jīng) G3 反相， A＝ 0，封鎖 CP 信號，定時器處于保持工作狀態(tài)；同時，門 G2 的輸出 =1， 74LS148 處于禁止工作狀態(tài)，從而實現(xiàn)功能②的要求。 武漢理工大學《 數(shù)字電路 — 多路智能競賽搶答器 》課程設(shè)計說明書 9 完整電路圖設(shè)計 圖 36定時搶答器的整機電路 4 電 路調(diào)試 搶答器電路 圖 41搶答器電路調(diào)試圖 武漢理工大學《 數(shù)字電路 — 多路智能競賽搶答器 》課程設(shè)計說明書 10 如圖，該電路實現(xiàn)兩個功能：一是能夠過分辨出選手按鍵的先后，并鎖 存優(yōu)先搶答者的編號，同時譯碼器顯示電路顯示編號；二是禁止其他選手之后按鍵無效。并且此時 1Q=1，使 74LS148 的 ST=1，所以74LS148 處于禁止工作狀態(tài)，封鎖了其他鍵的再次輸入。仿真結(jié)果驗證了搶答部分電路的設(shè)計成功。另外，假如有選手按鍵的話，則最后不會計數(shù)器不會因為自減為 00 而最后輸出負脈沖，而是應(yīng)為秒脈沖輸出與 1Q 的非相與后當作脈沖輸入 74LS192 的。 PR 為控制信號，當 PR 為高電平時， 4 端接高電平，振蕩器正常工作，當為低電平時，振蕩器停止工作，不會發(fā)聲。同時，在定時時間未到時，則 定時到信號 為 1，門 G2 的輸出 ST =0，使 74LS148 處于正常工作狀態(tài)，從而實現(xiàn)功能①的要求。集成單穩(wěn)觸發(fā)器 74LS121 用于控制報警電路及發(fā)聲的時間，其工作原理如下：當主持人將開關(guān)撥到開始鍵時， S 信號從 0 變成 1，是上升的，但是定時到信號還是 1， Yex 由于 74LS148 已經(jīng)開始工作所以為 0，所以根據(jù) 74LS121 功能表可以看到 PR 會有一個高電平輸出，所以揚聲器就會發(fā)出聲音。 PR 為控制信號，當 PR 為高電平時， 4 端接高電平，振蕩器正常工作，當為低電平時，振蕩器停止工作，不會發(fā)聲。 整體電路調(diào)試 圖 46整體電路調(diào)試圖 整體仿真圖 如圖 46，可實現(xiàn)如下功能： 接通電源后，主持人將開關(guān)撥到 清除 狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設(shè)定時間；主持人將開關(guān)置開始 狀態(tài)，宣布 開始 搶答器工作。如果再次搶答必須由主持人再次操作 清除 和 開始 狀態(tài)開關(guān)。其后有搶答者搶答，都是無效的。 圖 52定時電路波形仿真 圖 53搶答電路波形仿真 總體電路仿真 Ⅱ 30 秒到開關(guān) 74LS148 芯片ST 端被置一 555 定時器 產(chǎn)生的脈沖 有選手搶答 74LS192 計數(shù)脈沖停止 I 武漢理工大學《 數(shù)字電路 — 多路智能競賽搶答器 》課程設(shè)計說明書 17 圖 總體電路波形仿真 在Ⅰ時刻，控制開關(guān)由“清零”端撥向“開始”端，芯片 74 148LS 處于工作狀態(tài)，芯片 74 192LS 開始倒計時。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做數(shù)電課程設(shè)計，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。加深了我們對組合邏輯電路與時序邏輯電路的認識，進一步增進了對一些常見邏輯器件的了解。 優(yōu)先編碼器既在同一時間內(nèi)，當有多個輸入信號請求編碼時，只對優(yōu)先級別高的信號進行編碼的邏輯電路，稱為優(yōu)先編碼器。圖 81(a)是其功能簡圖，圖 81(b)是管腳引線圖，表81 是其真值表。 EXY 為優(yōu)先編碼輸出端，在 SI ＝ 0 而 0I ~7I 的其中之一有信號時， EXY ＝ 0。 譯碼器 74LS48 把輸入的二 — 十進制代碼轉(zhuǎn)換成十進制數(shù)碼各段驅(qū)動信號的電路稱為顯示譯碼器。 表 82七段顯示譯碼器的真值表 十進制 輸 入 RBOBI 輸 出 或功能 LT RBI 3A 2A 1A 0A aY bY cY dY eY fY gY 武漢理工大學《 數(shù)字電路 — 多路智能競賽搶答器 》課程設(shè)計說明書 22 O l 2 3 4 5 6 7 8 9 10 11 12 13 14 15 l l 1 1 1 1 1 l 1 l l l 1 l l 1 1 φ φ φ φ φ φ φ φ φ φ φ φ φ φ φ 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 l 0 1 1 1 1 0 0 1 1 0 1 l 1 1 0 l l l l 1 l 1 l l l l l 1 1 1 l 1 l 1 1 1 l 1 1 l 1 0 0 1 l O 0 0 0 1 1 0 1 1 0 l l l l l 0 0 l 0 l l 0 0 l l 1 0 l 1 0 l l 0 0 1 1 1 1 1 1 1 1 0 0 0 0 l l l l l l l l 1 l 0 0 l l 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 l 0 0 1 0 l l O 0 0 1 1 1 1 0 0 0 0 0 0 0 消隱 脈沖消隱 燈測試 φ 1 0 φ 0 φ φ φ φ φ 0 0 0 0 φ φ φ φ 0 0 l 0 0 0 0 0 0 0 0 0 0 0 0 0 0 l l 1 l l l 1 根據(jù)白哦 82 七段顯示譯碼器 74LS48 的真值表，簡單介紹三個功能端 LT ，RBOBI/ 和 RBI 的工作情況。 BI 為消隱輸入，當 BI =0 時，無論 RBILT, 及輸入03 ~AA 為何值，所有各段輸出 ga YY~ 均為低電平，顯示器處于熄滅狀態(tài)。 將滅零輸入端與滅零輸出端配合使用，很容易實現(xiàn)多位數(shù)碼顯示系統(tǒng)的滅零控制。從表 可見： ○1 CR是異步清零端，且高電平有效。 ○4 CO 是進位端， BO是借位端。圖中 UCP 、 DCP 分別是加計數(shù)、減計數(shù)的時鐘脈沖輸入端（上升沿有效）。由 74LS192 構(gòu)成的二十進制遞減計數(shù)器， 其預(yù)置數(shù)為 N=（ 00110000） = (30)10。一般用雙極性工藝制作的 稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應(yīng)的雙定時器 556/7556。 555 定時器的內(nèi)部電路框圖和外引腳排列圖分別如圖 85 和圖 84 所示。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3， A2 的同相輸入端的電壓為 VCC /3。 。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于 VCC /3，則 A1 的輸出為 1， A2 的輸出為 0，可將 RS 觸發(fā)器置 0，使輸出為 0 電平。它提供兩個基準電壓 VCC /3 和 2VCC /3 ， 555 定時器的功能主要由兩個比較器決定。 圖 85 555定時器基本原理圖 555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現(xiàn)多諧振蕩NE555 武漢理工大學《 數(shù)字電路 — 多路智能競賽搶答器 》課程設(shè)計說明書 26 器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。當高、低位計數(shù)器處于全零 , 且 DCP 為 0 時 , 置數(shù)端 2LD =0, 計數(shù)器完成并行置數(shù) , 在 DCP 端的輸入時鐘脈沖作用下 , 計數(shù)器再次進入下一循環(huán)減計數(shù)。 工作原理是：當 LD =1， CR=0 時，若時鐘脈沖加到 UCP 端，且 DCP =1。計數(shù)器選用匯總規(guī)模集成電路 74LS192 進行設(shè)計較為簡便， 74LS192 是十進制可編程同步加鎖計數(shù)器，它采用 8421 碼二 十進制編碼，并具有直接清零、置數(shù)、加鎖計數(shù)功能。 ○3 UCP 和 DCP 是兩個時鐘脈沖，當 1?DCP ，時鐘脈沖由 UCP 端接入。介紹它的功能特點。 滅零輸入： RBI 可以按 數(shù)據(jù)顯示需要，將顯示器所顯示的 0予以熄滅，而在顯示1－ 9 時不受影響。利用這個功能可以判斷顯示器的好壞。 圖 82 七段顯示譯碼器 74LS48引腳排列圖 其中 03 ~AA 為譯碼器的輸入信號， ga YY~ 為譯碼器的 7個輸出， LT 為譯碼器的燈測試輸入， RBOBI/ 為譯碼器的消隱輸入 /滅零輸出， RBI 為滅零輸入。如果 7I ＝ 0（有信號），則其它輸入端即使有輸入信號，均不起作用，此時輸出只按 7I 編碼， 2Y 1Y 0Y ＝ 000。圖 81（ a）是其功能簡圖，圖中電源和地未畫， 0I ~ 7I 是輸入信號， 2Y ~ 0Y 為三位二進制編碼輸出信號， SI ＝ 1時，編碼器禁止編碼