【正文】 Am YWpazadNuKNamp。 UE9aQGn8xp$Ramp。 之前有同學(xué)建議顯示國旗，也就是顯示圖像信息，這可以 利用開發(fā)板上帶有的存儲器資源如 SDRAM、 Flash 等來存儲圖像，值得繼續(xù)研究。硬件平臺選用 Altera公司的 Cyclone II 系列 EP2C35F672C6 芯片可編程邏輯器件，利用 ADV7123 實(shí)現(xiàn)了數(shù)模轉(zhuǎn)換，通過硬件描述語言 Verilog HDL 對 VGA 行、場掃描時(shí)序，利用Quartus II 軟件自帶的宏功能模塊得到 VGA 需用時(shí)鐘，并實(shí)現(xiàn)整個設(shè)計(jì)的編譯、仿真、 測試，實(shí)現(xiàn)了在顯示器上輸出 條紋 的設(shè)計(jì)目的。 DE2 板上的 VGA 接口連接到顯示器上，測試結(jié)果會在顯示器上顯示。//判斷橫坐標(biāo)是否大于消隱值，若大于則根據(jù)等式賦值給 X，否則置 0 else X = 0。b0。b1。 VGA 行頻率程序如 下： always(posedge CLK_to_DAC or negedge RST_n) begin if(!RST_n)begin H_Cont = 0。 本設(shè)計(jì) 利用 Quartus II 自帶的宏功能鎖相環(huán) PLL 產(chǎn)生分頻器 ，并 在頂層模塊例化。 VGA 控制器主要由以下模塊組成：消隱模塊，顯示模塊，漢字顯示模塊，圖像控制模塊等。這些電路組合能最高支持 16001200100MHz 的分辨率。 設(shè)計(jì)原理圖 本設(shè)計(jì)使用 640480 的分辨率， VGA 電路原理如圖 所示。其結(jié)構(gòu)如圖 所示。 Verilog HDL 是在用途最廣泛的 C 語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言 ，它 簡單、規(guī)范，描述硬件單元的結(jié)構(gòu)單元的結(jié)構(gòu)簡單且易讀 。 Quartus II 的使用 Quartus II 開發(fā)流程如圖 所示。 本系統(tǒng)選用的 是 Altera 公司的 Cyclone II 系列的 EP2C35F672C6 芯片，此系列芯片不但具有高性能、高密度和非常大的靈活性，還具有改進(jìn)的結(jié)構(gòu)、先進(jìn)的處理技術(shù)、現(xiàn)代化的開發(fā)工具以及多個宏功 能模塊可選用等優(yōu)點(diǎn)。需要進(jìn)行處理器和 I/O 接口實(shí)驗(yàn)時(shí)，也有標(biāo)準(zhǔn) MIC、 linein、 lineout 接口（ 24 位音頻解編碼器）， videoin(TV Decoder)和 VGA(10bit DAC)； DE2 還提供了 接口（包括主、從 USB）， 10/100M 自適應(yīng)以太網(wǎng)，紅外（ IRDA）接口，以及 SD 卡接口。 圖 DE2 開發(fā)板 在本次設(shè)計(jì)中，所用 實(shí)驗(yàn)室資源 DE2 板（ EP2C35F672C6）除了將其數(shù)據(jù)線與所用電腦主機(jī)相連外，還需用 9V 電源，否則 DE2 板無法工作。 圖 VGA 行掃描時(shí)序 場掃描從屏幕最上端一行開始，從上到下進(jìn)行掃描。并在每行結(jié)束時(shí)，用行同步信號對行進(jìn)行同步，掃描完所有行后，再用場同步信號對場進(jìn)行同步，并使電子束回到屏幕的左上方，同時(shí)對場進(jìn)行消隱，并預(yù)備下一次掃描。 VGA 顯示采用逐行掃描方式?？刂齐娐分饕瓿蓵r(shí)序發(fā)生、顯示 緩沖區(qū) 數(shù)據(jù)操作、主時(shí)鐘選擇和 D/A（ Digital to Analog 即將 數(shù)字信號 轉(zhuǎn)換為 模擬信號 ）轉(zhuǎn)換等功能；顯示緩沖區(qū)提供顯示 數(shù)據(jù)緩存 空間；視頻BIOS 作為控制程序固化在 顯示卡 的 ROM（ ReadOnly Memory 即只讀 存儲器 ）中。 VGA 接口是顯卡上應(yīng)用最為廣泛的接口類型，多數(shù)的顯卡都帶有此種接口。 VGA（ Video Graphics Array，視頻圖像陣列 ）接口是一種 D 型接口，上面共有 15 針孔，分成三排，沒排五個。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM即可。用戶可以根據(jù)不同的配置模式，采用不同的 編程方式。 4） FPGA 是 ASIC 電路 中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 FPGA 的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式，并最終決定了 FPGA 所能實(shí)現(xiàn)的功能， FPGA 允許無限次的編程。它是作為 ASIC（ Application Specific Integrated Circuit， 專用集成電路）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 工作原理 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這 樣一個概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 基本特點(diǎn) 1）采用 FPGA 設(shè)計(jì) ASIC 電路（專用集成電路） ，用戶不需要投片生產(chǎn)，就能得到合用 的芯片 。 5) FPGA 采用高速 CMOS 工藝， 功耗 低，可以與 CMOS、 TTL 電平兼容。 加電時(shí)， FPGA 芯片 將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后，F(xiàn)PGA 進(jìn)入工作狀態(tài) 。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的 電路 功能。其中，除了 2 根 NC（ Not Connect） 信號、3 根顯示數(shù)據(jù)總線和 5 個 GND 信號，比較重要的是 3 根 RGB 彩色分量信號和 2根掃描同步信號 HSYNC 和 VSYNC 針?，F(xiàn)行的 VGA 接口設(shè)計(jì)都用于 CRT 顯示器，用于計(jì)算機(jī)的輸出設(shè)備。 要實(shí)現(xiàn) VGA 顯示就要解決數(shù)據(jù)來源、 數(shù)據(jù)存儲 、時(shí)序?qū)崿F(xiàn)等問題，其中關(guān)鍵還是如何實(shí)現(xiàn) VGA 時(shí)序。掃描是從屏幕的左上方開始，從左到右，從上到下。 行掃描從每一行的左邊開始，采用的時(shí)鐘為 25MHz,每一個時(shí)鐘周期，對應(yīng)該行上的一個像素點(diǎn)。每行掃描完 成一次時(shí)，以場掃描的溢出信號作為時(shí)鐘，每一個時(shí)鐘周期，對應(yīng)屏幕上的一行。 DE2 開發(fā)板是以 Cyclone II 2C35FPGA 為特點(diǎn)的 672 針引腳的包裝。 DE2 以 Cyclone II FPGA 為核心芯片， 可自由選擇存儲卡以及一些高級的 I/O口驅(qū)動，對各類數(shù)字系統(tǒng)的實(shí)現(xiàn)來說是一個理想的平臺，它還有音頻、視頻、網(wǎng)絡(luò)和存儲設(shè)備。 Cyclone II 系列的 EP2C35F672C6 芯片，它具有 672 個引腳，其中 475 個 I/O 通信口。 建 立 工 程設(shè) 計(jì) 輸 入 （ 本 設(shè) 計(jì) 為V e r i l o g H D L ）綜 合布 局 布 線時(shí) 序 分 析仿 真配 置 加 載下 載 測 試調(diào) 試工 程 更 改 管 理 圖 Quartus II 開發(fā)流程框圖 本次設(shè)計(jì)用 的是 實(shí)驗(yàn)室資源 Quartus II 版本。 4 設(shè)計(jì)實(shí)現(xiàn) 本次 設(shè)計(jì)采用 VGA 的工作標(biāo)準(zhǔn)（ 64048060Hz）模式，對應(yīng)的時(shí)鐘頻率（ Clock Frequency）為 （ 像素輸出頻率 ） ；行頻（ Line Frequency）為31946Hz；場頻（ Field Frequency）為 (每秒圖像刷新頻率 )，設(shè)計(jì) VGA顯示控制器時(shí)，并需要嚴(yán)格遵循 “VGA工業(yè)標(biāo)準(zhǔn) ”，否則會損壞 VGA 顯示器 。 C l o c kI n p u tF P G AR G BD / A 轉(zhuǎn) 換V G A 接 口H s y n cV s y n c 圖 硬件結(jié)構(gòu)設(shè)計(jì)示意圖 本系統(tǒng)用到的有：一塊 FPGA 核心板，板上有 CycloneII EP2C35F672 芯片以及外圍電路； D/A 轉(zhuǎn)換電路； VGA 接口電路。 圖 VGA 電路原 理圖 DE2 開發(fā)板包括一個 15 針的 VGA 輸出的 DSUB 連接器。 VGA 編程設(shè)計(jì) VGA 圖像控制器是一個較大的數(shù)字系統(tǒng)。本設(shè)計(jì)的目標(biāo)是：運(yùn)用 Verilog HDL 實(shí)現(xiàn)通過 VGA 接口使圖形和文字在顯示器上的顯示。設(shè)置輸入時(shí)鐘 50MHz，輸出 25 MHz，得到時(shí)鐘可例化 .v 文件、圖形文件等。 VGA_HS = 0。 else H_Cont = 139。 //判斷顯示前沿是否結(jié)束，若是則行頻率置 0 if(H_Cont==H_FRONT+H_SYNC1) //Sync pulse end VGA_HS = 139。 end end 顯示 條紋 時(shí)，設(shè)置了一個復(fù)位鍵，四個電建 SW[0]、 SW[1]、 SW[2]、 SW[3]，四個電建優(yōu)先有效由高到低。當(dāng)按下電鍵 SW[0]時(shí)，顯示器上的顯示（ 紅綠藍(lán)條紋 ）如圖 所示。 基于 FPGA 的 VGA 接口設(shè)計(jì)涉及到多個軟硬件結(jié)合使用，其發(fā)展應(yīng)用還有很長的路要走。 內(nèi)部資料 請勿外傳 9JWKf wvGt YM*Jgamp。849Gx^Gj qv^$UE9wEwZQcUE%amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。MuWFA5ux^Gj qv^$UE9wEwZQcUE% amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 849Gx^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。 6a*CZ7H$dq8Kqqf HVZFedswSyXTyamp。 qYpEh5pDx2zVkumamp。849Gx^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gjqv^$UE9wEwZQcUE% amp。MuWFA5ux^Gjqv^$UE9wEwZQcUE% amp。MuWFA5uxY7J nD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 6a*CZ7H$dq8Kqqf HVZFedswSyXTyamp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkum amp。 qYpEh5pDx2zVkum amp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkum amp。 qYp Eh5pDx2zVkumamp。 qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkumamp。qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkum amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。 qYpEh5pDx2zVkumamp。 qYp Eh5pDx2zVkum amp。 qYpEh5pDx2zVkumamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz84! z89Am v^$UE9wEwZQcUE%amp。MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn% Mz849Gx^Gj qv^$U*3t nGK8!z89Am YWpazadNuKNamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn% Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$U*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8!z89Am YWpazadNuGK8! z89Am YWpazadNuKNamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8!z89Am YWv*3t nGK8! z89Am YWpazadNuKNamp。 ksv*3tnGK8! z89Am YWpazadNuKNamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 gTXRm 6X4NGpP$vSTTamp。 gTXRm 6X4NGpP$vSTTamp。 gTXRm 6X4NGpP$vSTTamp。 qYpEh5pDx2zVkumamp。 gTXRm 6X4NGpP$vSTTamp。 gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkumamp。 qYpEh5pDx2zVkumamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9amp。 qYpEh5pDx2zVkumamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE% amp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 MuWFA