【正文】 nj eHenheH ???? ?? ? )()()(10 （ 3） )s i n) ( c o s()s i n) ( c o s(10 ??????? jHnjnnhNn g ?????? (4) 由公式（ 3），（ 4）我們可以推出： ? ??? ???10 10 c o ss in)(s inc o s)(Nn Nn nnhnnh ?????? （ 5） 移相并利用三角公式化簡(jiǎn)得到： ??? ??10 0)](s in [)(Nn nnh ?? (6) 從數(shù)字信號(hào)處理學(xué)科中知道函數(shù) )(sin)( ?? ?nnh 關(guān)于求和區(qū)間的中心（ N1） /2 奇對(duì)稱，于是我們要求 ? 和 h(n)滿足如下條件： ??? ??? ?? )1()( )( nNhnh ???? 其中對(duì)應(yīng)的有??????????1021NnN? （ 7） 圖 22 線性相位 FIR濾波器結(jié)構(gòu) 基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 6 若 h(n)呈現(xiàn)對(duì)稱特性，即此具有線性相位的濾波器是 FIR 數(shù)字濾波器。因?yàn)槠湓O(shè)計(jì)方向是選擇有限長(zhǎng)度的 h(n)，使頻率響應(yīng)函數(shù) H(e?j )滿足指標(biāo)。 基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 3 圖 11總體設(shè)計(jì)流程圖 設(shè)計(jì)定位理論部分 程序分析部分選題 資料準(zhǔn)備濾波器基礎(chǔ)研究濾波器設(shè)計(jì)方法研究軟硬件介紹分析程序設(shè)計(jì)明確目標(biāo) 奠基指導(dǎo) 指導(dǎo)基礎(chǔ)選擇規(guī)劃仿真錯(cuò)誤修正及優(yōu)化總結(jié)設(shè)計(jì)成功基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 4 第二章 FIR 數(shù)字濾波器的設(shè)計(jì)方法 理論部分 引言 數(shù)字濾波器的功能一般是用來(lái)變換時(shí)域或者頻域中某些要求信號(hào)的屬性，濾除信號(hào)中某一部分頻率分量?？烧J(rèn)為是一個(gè)離散時(shí)間系統(tǒng)按預(yù)定的算法，將輸入離散時(shí)間信號(hào)轉(zhuǎn)換為所要求的輸出離散時(shí)間信號(hào)的特定功能裝置 FIR（ Finite Impulse Response ）由線性系統(tǒng)理論可知，基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 2 在某種適度條件下，輸入到線性系統(tǒng)的一個(gè)沖擊完全可以表征系統(tǒng)。設(shè)計(jì)初期在Matlab 下對(duì)濾波器原理進(jìn)行證明包括（零極點(diǎn)圖、時(shí)域和頻域分析圖等），分析 FIR數(shù)字濾波器的多種理論設(shè)計(jì)思想和窗函數(shù)選擇方法，在設(shè)計(jì)后期對(duì) FIR 數(shù)字濾波器的小數(shù)乘法問(wèn)題進(jìn)行單獨(dú)論證。 國(guó)內(nèi)外研究現(xiàn)狀分析 1985 年 ， XilinX 公司 生產(chǎn)出了 第一塊 FPGA 元器件，由于它有著集成度高、方便易用、開(kāi)發(fā)和上市周期短的絕 對(duì)優(yōu)勢(shì)，使得 FPGA 器件在數(shù)字設(shè)計(jì)和電子生產(chǎn)中得到迅速普及和應(yīng)用，發(fā)展?jié)摿κ志薮蟆?FPGA 元器件在高速并行處理和數(shù)據(jù)傳輸中有獨(dú)特優(yōu)勢(shì)， FPGA 正在前端信號(hào)處理中越來(lái)越多地代替 ASIC和 DSP。 基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) I 目 錄 1緒 論 ........................................................................... 1 ............................................................ 1 ........................................................ 1 .................................................................. 1 .............................................................. 1 2 FIR數(shù)字濾波器的設(shè)計(jì)方法 ........................................................ 4 .................................................................. 4 ................................................................ 4 FIR數(shù)字濾波器的基礎(chǔ) ................................................ 4 ................................................ 6 FIR數(shù)字濾波器的理論計(jì)算方式與參數(shù)轉(zhuǎn)換思想 : .......................... 7 Matlab直接 FDAtool設(shè)計(jì)方式解析 ..................................... 12 FDAtool設(shè)計(jì)模板及設(shè)計(jì)結(jié)果圖 ........................................ 15 ............................................................. 16 FPGA 可編程邏輯元件介紹 .......................................... 16 QuartusⅡ及 Verilog HDL介紹 ........................................ 17 （ 11階 FIR數(shù)字濾波器） ........................... 18 .................................................. 19 3 濾波器仿真濾波 ................................................................ 27 ............................................................. 27 ............................................................. 30 仿真總結(jié) ................................................................ 32 4 總結(jié)與展望 .................................................................... 32 設(shè)計(jì)成果總結(jié) ............................................................ 32 設(shè)計(jì)心得 ................................................................ 32 參考文獻(xiàn) ........................................................................ 33 致謝 ............................................................................ 33 基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 1 第一章 緒 論 本課題研究意義 隨著各種精密計(jì)算和快速計(jì)算的發(fā)展 ，現(xiàn)在 的 通信 對(duì)信號(hào)處理的實(shí)時(shí)性、快速性的要求 很高。我們需要的就是這種設(shè)計(jì)周期短，功能密度高，重組時(shí)間短的元器件?，F(xiàn)在 FPGA 已經(jīng)發(fā)展到可以利用硬件乘加器、片內(nèi)儲(chǔ)存器、邏輯單元、流水處理技術(shù)等特有的硬件結(jié)構(gòu)，高速完成 FFT 、 FIR 、復(fù)數(shù)乘加、卷積、三角函數(shù)以及矩陣運(yùn)算等數(shù)字信號(hào)處理。然后對(duì)分析出來(lái)的問(wèn)題進(jìn)行論證和解決，最后在QUARTUSⅡ 中進(jìn)行仿真驗(yàn)證。當(dāng)我們處理有限的離散數(shù)據(jù)時(shí)，線形系統(tǒng)的響應(yīng)（包括對(duì)沖擊的響應(yīng)）也是有限的。經(jīng)過(guò)數(shù)字濾波器的信號(hào)是讓其頻譜與數(shù)字濾波器的頻率 響應(yīng)相乘從而得出新的結(jié)果。數(shù)字濾波器正在用直接的電子計(jì)算機(jī)規(guī)范和算法進(jìn)行分析的方式來(lái)逐漸代替?zhèn)鹘y(tǒng)的模擬濾波器的 RLC 元器件和放大電路。濾波器的基礎(chǔ)網(wǎng)絡(luò)結(jié)構(gòu)可以相互進(jìn)行轉(zhuǎn)換 。 本文 首先使用窗函數(shù)和 Matlab 軟件共同進(jìn)行設(shè)計(jì)。因此，指標(biāo)的形式一半在頻域中給出相位響 應(yīng)和幅度。 設(shè)計(jì)者做高頻的時(shí)候大概都有一個(gè)模式，就是首先得到技術(shù)指標(biāo)，然后利用我們的技術(shù)和工具讓我們的產(chǎn)品去逼近這個(gè)指標(biāo)。這個(gè)時(shí)候設(shè)計(jì)者可以利用計(jì)算進(jìn)行仿真，在系統(tǒng)中分析基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 7 技術(shù)指標(biāo)和濾波結(jié)果是否是希望得到的結(jié)果。然后我們分別用 2種方式來(lái)設(shè)計(jì)不 同指標(biāo)的濾波器。 這個(gè)指標(biāo)我們可以以如下計(jì)算方法來(lái)得出詳細(xì)指標(biāo)：從給出的低通濾波特性 | )(eH jd ? |。 clear。As=60。 %計(jì)算 remezord函數(shù)所需參數(shù) f， m， dev dev=[(10^(Rp/20)1)/(10^(Rp/20)+1)， 10^(As/20)]。 %求設(shè)計(jì)出的濾波器頻率特性 w=[0:511] *2/512。 xlabel(39。Magnitude(dB)39。 程序結(jié)束。 表 22窗函數(shù)選擇指標(biāo) 名稱 近似過(guò)渡帶寬 最小阻帶衰減 精確過(guò)渡帶寬 矩形 4π/M 21dB 巴特利特 8π/M 25dB 漢寧 8π/M 44dB 哈明 8π/M 51dB 布萊克曼 12π/M 74dB 11π/M 取 Kaiser窗時(shí)用 MATLAB中的 kaiserord函數(shù)來(lái)得到長(zhǎng)度 M 在設(shè)計(jì)指標(biāo)中沒(méi)有直接給出窗函數(shù)的，可以利用下面這個(gè)表格進(jìn)行篩選，具體方法如下： 基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 12 這個(gè)表格給出了近似過(guò)渡帶寬、精確過(guò)渡帶寬和最小阻帶衰減，我們可以根據(jù)自己濾波器的參數(shù)來(lái)選擇 我們的窗函數(shù)，因?yàn)檫x擇不同的窗函數(shù)設(shè)計(jì)出來(lái)的濾波器生成的過(guò)渡帶寬度和阻帶最小衰減是不同的。 表中顯示窗口長(zhǎng)度 M由過(guò)渡帶寬度 B= = 決定，而 Blackman窗設(shè)計(jì)的濾波器過(guò)渡帶寬度為 12π/M ， 則 M=12/=80。 程序和對(duì)應(yīng)的解釋： %用窗函數(shù)法設(shè)計(jì) FIR帶通濾波器 clear。whp=*pi。 %設(shè)置理想帶通截止頻率 hn=fir1(N1， wc， Blackman(N))。 參看 Matlab的輸出圖形和參數(shù)是否滿足要求。它操作簡(jiǎn)單，方便靈活。 Filter Order(濾波器階數(shù) )選項(xiàng)，定義濾波器的階數(shù)，包括 Specify Order(指定階數(shù) )和Minimum Order(最小階數(shù) )。采用窗函數(shù)設(shè)計(jì)濾波器時(shí)，由于過(guò)渡帶是由窗函數(shù)的類型和階數(shù)所決定的，所以只需要定義通帶截止頻率，而不必定義阻帶參數(shù)。 參數(shù)要求：采樣頻率 fs=100Hz，通帶下限截止頻率 fc1=10 Hz，通帶上限截止頻率 fc2=20 Hz，過(guò)渡帶寬 6 Hz，通阻帶波動(dòng) ，采用凱塞窗設(shè)計(jì)。設(shè)計(jì)完成后將結(jié)果保存為 文件。 const real64_T B[39] = { ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ，基于 FPGA 的 FIR 數(shù)字濾波器 的 設(shè)計(jì) 15 ， ， ， ， ， ， ， ， }。 但由直接型傳輸函數(shù)表達(dá)式來(lái)實(shí)現(xiàn)并不實(shí)用。量化過(guò)程中由于存在不同程度的量化誤差，由此會(huì)導(dǎo)致濾波器的頻率響應(yīng)出現(xiàn)偏差，嚴(yán)重時(shí)會(huì)使濾波器的極點(diǎn)移到單位圓之外，使系統(tǒng)不