【正文】 第一篇：用VHDL語言編寫的數(shù)字鐘程序永州職業(yè)技術(shù)學(xué)院課 程 設(shè) 計(jì)課程名稱： EDA技術(shù)實(shí)用教程 題 目：基于FPGA的數(shù)字鐘設(shè)計(jì) 系、專業(yè)： 電子技術(shù)系應(yīng)用電子 年級(jí)、班級(jí)： 07級(jí)電子大專 學(xué)生姓名： 馮 苗 指導(dǎo)老師： 龍 安 國 時(shí) 間： 2008年12月目 錄一、系統(tǒng)設(shè)計(jì)………………………………………………………..…………………………………………………… ………………………………………………..……………………………………………….………………………………………… 二．方案論證與比較………………………………… ………………………………………… 方案二 ………………………………………… 方案三 …………………………………………三、設(shè)計(jì)思路…………………………………………………………………………………………………… ………………………………………………….四、調(diào)試情況………………………………………………….五、系統(tǒng)調(diào)試…………………………………………………六、心得體會(huì)……………………………………………………...附：參考文獻(xiàn)……………………………………………………..用VHDL語言編寫的數(shù)字鐘程序摘要：本設(shè)計(jì)要求一個(gè)12進(jìn)制或24進(jìn)制的具有時(shí)、分、秒計(jì)時(shí)功能的數(shù)字鐘，并要求能進(jìn)行時(shí)、分、秒調(diào)整，每逢時(shí)有報(bào)時(shí)功能。數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。本設(shè)計(jì)基于FPGA芯片的數(shù)字鐘的設(shè)計(jì)，通過多功能數(shù)字鐘的設(shè)計(jì)思路，詳細(xì)敘述了整個(gè)系統(tǒng)的硬件、軟件實(shí)現(xiàn)過程，實(shí)現(xiàn)了時(shí)間的顯示和修改功能、報(bào)時(shí)功能等，并盡可能的減少誤差，使得系統(tǒng)可以達(dá)到實(shí)際數(shù)字鐘的允許誤差范圍內(nèi)。關(guān)鍵詞：FBGA、數(shù)碼管、按鍵一、系統(tǒng)設(shè)計(jì)1．1 設(shè)計(jì)要求 1．1．1 任務(wù)設(shè)計(jì)并制作一個(gè)數(shù)字鐘，通過設(shè)計(jì),掌握電子設(shè)計(jì)的一般思路,學(xué)習(xí)電子設(shè)計(jì)的一般方法。1．1．2要求（1）基本要求①計(jì)時(shí)功能：這是數(shù)字鐘的基本功能,每隔一秒鐘計(jì)時(shí)一次,并在顯示屏上顯示當(dāng)前時(shí)間。②校時(shí)功能：能設(shè)置實(shí)時(shí)時(shí)間作為數(shù)字鐘的當(dāng)前時(shí)間，具有小時(shí)、分鐘的手動(dòng)校準(zhǔn)時(shí)間功能。（2）發(fā)揮部分①計(jì)時(shí)進(jìn)制的選擇功能：十二小時(shí)制或二十四小時(shí)制可選擇控制； ②整點(diǎn)報(bào)警功能：每逢整點(diǎn)自動(dòng)報(bào)警； ③其他創(chuàng)新功能。二．方案論證與比較、方案一：采用74LS163和CD4046設(shè)計(jì)數(shù)字鐘 方案一電路圖晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Ｈz的方波信號(hào)，可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。由CD4046組成的分頻器電路將32768Ｈz的高頻方波信號(hào)經(jīng)32768(2次分頻后得到2Hz的方波信號(hào)經(jīng)過D觸發(fā)器二分頻得到秒信號(hào)供秒計(jì)數(shù)器進(jìn)行計(jì)數(shù)。分頻器實(shí)際上也就是計(jì)數(shù)器。時(shí)間計(jì)數(shù)電路由秒個(gè)位和秒十位計(jì)數(shù)器、分個(gè)位和分十位計(jì)數(shù)器及時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器電路構(gòu)成，其中秒個(gè)位和秒十位計(jì)數(shù)器、分個(gè)位和分十位計(jì)數(shù)器為60進(jìn)制計(jì)數(shù)器，而根據(jù)設(shè)計(jì)要求，時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器為12進(jìn)制計(jì)數(shù)器。，并且為保證數(shù)碼管正常工作提供足夠的工作電流。數(shù)碼管通常有發(fā)光二極管（LED）數(shù)碼管和液晶（LCD）數(shù)碼管，本設(shè)計(jì)提供的為LED數(shù)碼管。14)方案二：采用AT89C52單片機(jī)、數(shù)碼管設(shè)計(jì)數(shù)字鐘 方案二電路圖本方案采用AT89C52單片機(jī)，單片機(jī)的P1口接數(shù)碼管顯示電路，P0口接鍵控制數(shù)碼管的顯示，RESET接入復(fù)位和晶振電路。該電路能否成功，關(guān)鍵在于程序的編寫而對(duì)元器件的要求不太高。用匯編編寫得數(shù)字鐘電路,采用分支結(jié)構(gòu)編寫,程序正常計(jì)數(shù),當(dāng)檢測(cè)到有鍵按下時(shí),：采用FPGA制成的數(shù)字鐘 方案三電路圖,12MHZ的晶振信號(hào)加入到FPGA芯片的內(nèi)定義PORT,切換鍵、調(diào)時(shí)鍵,輸出的8個(gè)四位的BCD碼,經(jīng)過數(shù)據(jù)選擇器使得某一位信號(hào)的BCD碼被選中,被選中的信號(hào)經(jīng)過3/8譯碼電路,、分,采用ALTER公司的ACE1K系列的EP1K10TC1003芯片,得到的1HZ時(shí)鐘信號(hào)作為內(nèi)部秒個(gè)位計(jì)數(shù)模塊的時(shí)鐘信號(hào),秒個(gè)位進(jìn)行十進(jìn)制計(jì)數(shù),到9進(jìn)位,為秒十位提供6進(jìn)制時(shí)鐘信號(hào),當(dāng)秒為59時(shí),為小時(shí)計(jì)數(shù)器的個(gè)位提供時(shí)鐘信號(hào),當(dāng)小時(shí)計(jì)數(shù)器、分鐘計(jì)數(shù)器輸出信號(hào)與鬧鐘預(yù)設(shè)信號(hào)一樣時(shí),：計(jì)時(shí)功能、整點(diǎn)報(bào)時(shí)功能和重置時(shí)間功能，因此有3個(gè)子模塊：計(jì)時(shí)、報(bào)時(shí)（alarm1）、重置時(shí)間(smhd1)。其中計(jì)時(shí)模塊有4部分構(gòu)成：秒計(jì)時(shí)器（second1）、分計(jì)時(shí)器(minute1)、時(shí)計(jì)時(shí)器(hour1)和星期計(jì)時(shí)器(day1)。該數(shù)字鐘可以實(shí)現(xiàn)3個(gè)功能：計(jì)時(shí)功能、整點(diǎn)報(bào)時(shí)功能和重置時(shí)間功能，因此有3個(gè)子模塊：計(jì)時(shí)、報(bào)時(shí)（alarm1）、重置時(shí)間(smhd1)。其中計(jì)時(shí)模塊有4部分構(gòu)成：秒計(jì)時(shí)器（second1）、分計(jì)時(shí)器(minute1)、時(shí)計(jì)時(shí)器(hour1)和星期計(jì)時(shí)器(day1)。 1)、分頻器模塊其實(shí)是一個(gè)計(jì)數(shù)器,外加信號(hào)頻率為12MHZ時(shí),在內(nèi)部定義了一個(gè)信號(hào)從0到11999999的整數(shù)型計(jì)數(shù)信號(hào)count1,當(dāng)內(nèi)部信號(hào)計(jì)數(shù)為11999999時(shí),count1計(jì)數(shù)為0,產(chǎn)生進(jìn)位信號(hào)CLK1為1,當(dāng)內(nèi)部信號(hào)計(jì)數(shù)為11999時(shí),countf計(jì)數(shù)為0,產(chǎn)生進(jìn)位信號(hào)CLK1為1,)、秒計(jì)數(shù)模塊內(nèi)部定義時(shí)鐘其余時(shí)刻均為為秒計(jì)時(shí)器（second1）是由一個(gè)60進(jìn)制的計(jì)數(shù)器構(gòu)成的，具有清0、置數(shù)和計(jì)數(shù)功能。其中reset為清0信號(hào)，當(dāng)reset為0時(shí)，秒計(jì)時(shí)器清0；set 為置數(shù)信號(hào)，當(dāng)set為0時(shí)，秒計(jì)時(shí)器置數(shù)，置s1的值。clk為驅(qū)動(dòng)秒計(jì)時(shí)器的時(shí)鐘，sec為秒計(jì)時(shí)器的輸出，ensec為秒計(jì)時(shí)器的進(jìn)位信號(hào)，作為下一級(jí)的時(shí)鐘輸入信號(hào)。3)、分計(jì)時(shí)器（minute1）是由一個(gè)60進(jìn)制的計(jì)數(shù)器構(gòu)成的，具有清0、置數(shù)和計(jì)數(shù)功能。其中reset為清0信號(hào)，當(dāng)reset為0時(shí)，分計(jì)時(shí)器清0；set 為置數(shù)信號(hào)，當(dāng)set為0時(shí)，分計(jì)時(shí)器置數(shù)，置m1的值。clkm為驅(qū)動(dòng)分計(jì)時(shí)器工作的時(shí)鐘，與ensec相連接；min為分計(jì)時(shí)器的輸出；enmin為分計(jì)時(shí)器的進(jìn)位信號(hào)，作為下一級(jí)的時(shí)鐘輸入信號(hào)。4)、時(shí)計(jì)時(shí)器（hour1）模塊是由一個(gè)24進(jìn)制的計(jì)數(shù)器構(gòu)成的，具有清0、置數(shù)和計(jì)數(shù)功能。其中reset為清0信號(hào)，當(dāng)reset為0時(shí)，時(shí)計(jì)時(shí)器清0；set 為置數(shù)信號(hào)，當(dāng)set為0時(shí)，時(shí)計(jì)時(shí)器置數(shù)，置h1的值。clkh為驅(qū)動(dòng)時(shí)計(jì)時(shí)器工作的時(shí)鐘，與enmin相連接；hour為時(shí)計(jì)時(shí)器的輸出；enhour為時(shí)計(jì)時(shí)器的進(jìn)位信號(hào)，作為下一級(jí)的時(shí)鐘輸入信號(hào)。圖75)、報(bào)時(shí)模塊（alarm1）的功能是當(dāng)整點(diǎn)（將min作為該模塊的輸入信號(hào)，min=00）時(shí)，alarm輸出高電平，并且持續(xù)1分鐘。清0端（reset）前面一小段（200ns）為低電平，后面均為高電平；設(shè)置min的值，使其分別為……58分、59分、00分、01分、02分、03分……，保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形： 7見由上述波形可以清楚的看到：alarm在0分時(shí)輸出高電平，并且持續(xù)至1min不為0。6)、去抖模塊定義變量fb范圍0到29999,當(dāng)外部時(shí)鐘信號(hào)來臨時(shí)候,fp計(jì)數(shù),只有當(dāng)FP為29999時(shí),該信號(hào)送到內(nèi)部的D觸發(fā)器中,只有按鍵按下且5ms時(shí)鐘信號(hào)來臨時(shí),)、系統(tǒng)總調(diào)試（topclock）（Endtime為10us在秒計(jì)時(shí)器的clk輸入一個(gè)周期為5ns的時(shí)鐘信號(hào)；清0端（reset）前面一小段（40ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（60ns）為低電平，后面均為高電平；秒重置端（s1）可設(shè)置數(shù)值為50秒，分重置端（m1）可設(shè)置數(shù)值為57分, 時(shí)重置端（h1）可設(shè)置數(shù)值為23時(shí), 星期重置端（d1）可設(shè)置數(shù)值為6(星期六)；保存波形圖，進(jìn)行仿真，產(chǎn)生如下波形”圖8由上述波形可以清楚的看到：當(dāng)reset為0時(shí)，數(shù)字鐘清0；當(dāng)set為1時(shí)，數(shù)字鐘置數(shù)圖9由上述波形可以清楚的看到：秒計(jì)時(shí)器開始計(jì)時(shí)，當(dāng)?shù)竭_(dá)59秒后，秒計(jì)時(shí)器sec又從0開始計(jì)時(shí)，同時(shí)分鐘min加了1，為58分。由上述波形可以清楚的看到：分計(jì)時(shí)器開始計(jì)時(shí)，當(dāng)?shù)竭_(dá)59分后，分計(jì)時(shí)器min又從0開始計(jì)時(shí)，同時(shí)小時(shí)hour加了1，為24時(shí)，即時(shí)計(jì)時(shí)器hour也又從0開始計(jì)時(shí)，而此時(shí)星期計(jì)時(shí)器day也由6加1后回0，又從0開始計(jì)時(shí)。當(dāng)分計(jì)時(shí)器min為0時(shí)，alarm輸出一個(gè)高電平，持續(xù)直到分計(jì)時(shí)器min的值為1。圖108)、用經(jīng)過５ms去抖程序后，使得keyout輸出一個(gè)脈沖，將此信號(hào)作為按鍵代碼計(jì)數(shù)電路．為每一種按鍵代碼賦已一定功能．從而實(shí)現(xiàn)一鍵控制．程序流程圖如下：詳細(xì)程序見附錄。程序控制過程如下說明：四、產(chǎn)品調(diào)試與結(jié)果分析 1)書寫遺漏錯(cuò)誤提示在305行和307行附近有一個(gè)錯(cuò)誤,在結(jié)束時(shí),沒有加END ,)數(shù)碼管顯示時(shí)有閃爍檢查掃描信號(hào)時(shí)鐘時(shí),發(fā)現(xiàn)掃描信號(hào)時(shí)鐘為100HZ,掃描頻率過低,發(fā)現(xiàn)掃描信號(hào)頻率設(shè)為100HZ,)數(shù)碼管秒個(gè)位顯示時(shí)無8字符、8賦值錯(cuò)誤修改觀察,、心得體會(huì)轉(zhuǎn)眼一學(xué)期就要悄悄走遠(yuǎn),，進(jìn)一步加深了對(duì)EDA的了解，讓我對(duì)它有了更加濃厚的興趣。特別是當(dāng)每一個(gè)子模塊編寫調(diào)試成功時(shí)，心里特別的開心。但是在編寫頂層文件的程序時(shí)，遇到了不少問題，特別是各元件之間的連接，以及信號(hào)的定義，總是有錯(cuò)誤，在細(xì)心的檢查下，終于找出了錯(cuò)誤和警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。在波形仿真時(shí)，也遇到了一點(diǎn)困難,想要的結(jié)果不能在波形上得到正確的顯示:在設(shè)定輸入的時(shí)鐘信號(hào)后，數(shù)字鐘開始計(jì)數(shù)，但是始終看不到小時(shí)、星期的循環(huán)計(jì)數(shù)。后來，在數(shù)十次的調(diào)試之后，才發(fā)現(xiàn)是因?yàn)檩斎氲臅r(shí)鐘信號(hào)對(duì)于小時(shí)、星期來說太短了。經(jīng)過屢次調(diào)試，終于找到了比較合適的輸入數(shù)值：分鐘的初始值可以設(shè)為57（559都可以），小時(shí)的初始值可以設(shè)為23，星期的初始值可以設(shè)為6，這樣，仿真之后，就能清楚的看出分鐘、小時(shí)的循環(huán)計(jì)數(shù)。另外，Endtime的值需要設(shè)置的長一點(diǎn)：10us左右，輸入的時(shí)鐘周期值要設(shè)置的短一點(diǎn)：5ns左右。總的來說，這次設(shè)計(jì)的數(shù)字鐘還是比較成功的，有點(diǎn)小小的成就感，終于覺得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，達(dá)到了理論與實(shí)際相結(jié)合的目的，不僅學(xué)到了不少知識(shí)，而且鍛煉了自己的能力，使自己對(duì)以后的路有了更加清楚的認(rèn)識(shí)，同時(shí)，對(duì)未來有了更多的信心。附：參考文獻(xiàn)黃仁欣主編《EDA技術(shù)實(shí)訓(xùn)教程》，清華大學(xué)出版社，2006年第2版。楊志忠主編《數(shù)字電子技術(shù)》，北京高等教育出版社，2003年12第2版。潘松、黃繼業(yè)主編《單片機(jī)實(shí)訓(xùn)教程》，科學(xué)出版社，2005年5月第2版。附件程序：library ieee。use 。use 。use 。entity clock isport(clk:in std_logic。12M時(shí)鐘keyin:in std_logic。speak:out std_logic。蜂鳴器dout:out std_logic_vector(7 downto 0)。段碼selout:out std_logic_vector(2 downto 0))。位選 end clock。architecture one of clock issignal count:integer range 0 to 11999999。1HZ秒信號(hào)signal counf:integer range 0 to 11999。1000HZSIGNAL CP_5ms : STD_LOGIC。SIGNAL Q1,Q2,Q3: STD_LOGIC。SIGNAL keyout : STD_LOGIC。SIGNAL CJ:STD_LOGIC_VECTOR(2 DOWNTO 0)。signal sel:std_logic_vector(2 downto 0)。位選signal hou1:std_logic_vector(3 downto 0)。計(jì)數(shù)中小時(shí)的十位signal hou2:std_logic_vector(3 downto 0)。小時(shí)的個(gè)位signal min1:std_logic_vector(3 downto 0)。分鐘的十位signal min2:std_logic_vector(3 downto 0)。分鐘的個(gè)位signal sec1:std_logic_vector(3 downto 0)。秒的十位signal sec2:std_logic_vector(3 downto 0)。秒的個(gè)位signal seth1:std_logic_vector(3 downto 0)。設(shè)時(shí)中小時(shí)的十位signal seth2:std_logic_vector(3 downto 0)。小時(shí)的個(gè)位signal setm1:std_logic_vector(3 downto 0)。分鐘的十位signal setm2:std_logic_vector(3 downto 0)。分鐘的個(gè)位signal h1:std_logic_vector(3 downto 0)。顯示小時(shí)十位signal h2:std_logic_vector(3 downto 0)。小時(shí)的個(gè)位signal m1:std_logic_vector(3 downto 0)。分鐘的十位signal m2:std_logic_vector(3 downto 0)。分鐘的個(gè)位signal s1:std_logic_vector(3 downto 0)。秒的十位signal s2:std_logic_vector(3 downto 0)。秒的個(gè)位signal clk1,clkk,beep:std_logic。begin分頻 fp:process(clk)beginif rising_edge(clk)thencountcounfif count=11999999 then clk1countbee