【正文】 1 課程設(shè)計(jì)任務(wù)書 學(xué)生姓名： 專業(yè)班級： 指導(dǎo)教師： 工作單位： 信息工程學(xué)院 題 目 : 數(shù)字鐘 設(shè)計(jì)目的： 掌握在 QuartusⅡ軟件的使用方法，并能熟練的在 QuartusⅡ環(huán)境中運(yùn)用 VHDL 語言完成一些簡單程序的設(shè)計(jì)； 掌握數(shù)字鐘的主要功能與在 FPGA 中的實(shí)現(xiàn)方法。 要求完成的主要任務(wù) : 課程設(shè)計(jì)工作量： 1 周。 技術(shù)要求： （ 1） 設(shè)計(jì)一個(gè) 6 位 LED 動(dòng)態(tài)掃描顯示的數(shù)字鐘，根據(jù)一個(gè)控制鍵能選擇顯示時(shí)、分、秒或年、月、日； （ 2）通過撥碼開關(guān)可以進(jìn)行時(shí)、分、年、月、日的調(diào)整，可以實(shí)現(xiàn)翻屏； 查閱至少 5 篇參考文獻(xiàn)。按《武漢理工大學(xué)課程設(shè)計(jì)工作規(guī)范》要求撰寫設(shè)計(jì)報(bào)告書。全文用 A4 紙打印，圖紙應(yīng)符合繪圖規(guī)范。 時(shí)間安排： 2021 年 6 月 11 日集中，作課設(shè)具體實(shí)施計(jì)劃與課程設(shè)計(jì)報(bào)告格式的要求說明。 2021 年 6 月 12 日 至 2021 年 6 月 15 日查閱相關(guān)資料，學(xué)習(xí)電路的工作原理。 2021 年 6 月 17 日 至 2021 年 6 月 19 日，方案選擇和電路設(shè)計(jì)。 2021 年 6 月 20 日 至 2021 年 6 月 21 日，電路調(diào)試和設(shè)計(jì)說明書撰寫。 2021 年 6 月 22 日上交課程設(shè)計(jì)成果及報(bào)告，同時(shí)進(jìn)行答辯。 指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日 武漢理工大學(xué)《 EDA》課程設(shè)計(jì)說明書 2 目 錄 摘 要 ...................................................................... 3 Abstract....................................................錯(cuò)誤 !未定義書簽。 1 緒論 ...................................................................... 4 2 設(shè)計(jì)內(nèi)容及要求 ............................................................ 5 設(shè)計(jì)目的及主要任務(wù) .................................................. 5 設(shè)計(jì)目的 ...................................................... 5 設(shè)計(jì)任務(wù)及要求 ................................................ 5 設(shè)計(jì)思想 ............................................................ 5 3 數(shù)字鐘的設(shè)計(jì) .............................................................. 5 設(shè)計(jì)原理與方法 ...................................................... 5 單元模塊設(shè)計(jì) ........................................................ 6 分頻計(jì)模塊設(shè)計(jì) ................................................ 7 消抖電路模塊設(shè)計(jì) .............................................. 6 計(jì)數(shù)器模塊設(shè)計(jì) ................................................ 7 鬧鐘及蜂鳴器設(shè)計(jì) .............................................. 9 多路復(fù)用器 模塊設(shè)計(jì) ............................................ 9 八 段譯碼模塊設(shè)計(jì) .............................................. 9 數(shù)字鐘設(shè)計(jì)總原理圖 .................................................. 9 4 編譯報(bào)告 .................................................................. 8 設(shè)計(jì)原理與方法 .................................................. 8 5 電路仿真與硬件調(diào)試 ........................................ 錯(cuò)誤 !未定義書簽。 電路仿真 ........................................................... 11 硬件調(diào)試 ........................................................... 10 6 總結(jié)與心得體會(huì) ........................................................... 12 參考文獻(xiàn) ....................................................錯(cuò)誤 !未定義書簽。 附錄 ....................................................................... 13 武漢理工大學(xué)《 EDA》課程設(shè)計(jì)說明書 3 摘 要 EDA 是電子設(shè)計(jì)自動(dòng)化（ Electronic DesignAutomation） 的縮寫，在 20 世紀(jì) 90 年代初從計(jì)算機(jī)輔助設(shè)計(jì) （ CAD） 、計(jì)算機(jī)輔助制造 （ CAM） 、計(jì)算機(jī)輔助測試 （ CAT） 和計(jì)算機(jī)輔助工程 （ CAE） 的概念發(fā)展而來的。 20 世紀(jì) 90 年代，國際上電子和 計(jì)算機(jī)技術(shù) 較先進(jìn)的國家，一直在積極探索新的 電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。 在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了 EDA 技術(shù)的迅速 發(fā)展。 EDA 技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在 EDA 軟件平臺上，用硬件描述語言 VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、 化簡 、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度 。 本設(shè)計(jì)是通過 Quartus Ⅱ軟件、 VHDL 語言編程及 FPGA 芯片來實(shí)現(xiàn)常見的數(shù)字鐘，該數(shù)字鐘可以根據(jù)一個(gè)控制鍵能選擇顯示時(shí)、分、秒或年、月、日。本設(shè)計(jì)中用 8 位 LED數(shù)碼管顯示時(shí)、分和秒，年、月、日，同時(shí)可以通過 按鍵 調(diào)整時(shí)、分、及對秒進(jìn)行清零。 關(guān)鍵詞 ： Quartus Ⅱ； VHDL；數(shù)字鐘 ； 武漢理工大學(xué)《 EDA》課程設(shè)計(jì)說明書 4 1 緒論 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 它是作為專用 集成電路 （ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？梢哉f， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度 、 可靠性 的最佳選擇之一。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的 RAM 進(jìn)行 編程 。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活 。 本