【正文】
EE141 工程設(shè)計(jì) 1 D A E 集成電路工程設(shè)計(jì) ?史江一 ?西安電子科技大學(xué)微電子學(xué)院 ? 2023年 12月 8日 ? Email: D EE141 A E 2 工程設(shè)計(jì) 主要內(nèi)容 ? 通過開發(fā)一款具體芯片工程的過程,掌握現(xiàn)代集成電路的設(shè)計(jì)方法。 ? 開發(fā)一款小規(guī)模芯片 ? 使用 Verilog HDL進(jìn)行芯片功能描述和設(shè)計(jì)建模 ? 遵循良好的可綜合代碼風(fēng)格 ? 通過針對具體應(yīng)用研究實(shí)現(xiàn)集成電路的應(yīng)用方案開發(fā)與實(shí)現(xiàn)。 2 EE141 工程設(shè)計(jì) 3 D A E 一、課程簡介 D EE141 A E 4 工程設(shè)計(jì) 課程形式 ?課堂( 4~8學(xué)時(shí)) ?題目實(shí)習(xí) –分組實(shí)踐 –選擇題目 4 D EE141 A E 5 工程設(shè)計(jì) 前導(dǎo)實(shí)踐性知識 ?集成電路工程 ?設(shè)計(jì)流程 5 D EE141 A E 6 工程設(shè)計(jì) TopDown Design Flow 系統(tǒng)說明 建立系統(tǒng)級模型、仿真 設(shè)計(jì)輸入 邏輯綜合 系統(tǒng)劃分 前仿真 布局布線 版圖參數(shù)提取后仿真 數(shù)據(jù)輸出 GDS System Level Logical Level Physical Level 提出系統(tǒng)的總體指標(biāo),包括關(guān)鍵功能、子系統(tǒng)劃分、各子系統(tǒng)功能特點(diǎn)以及重要的端口特性、功率消耗、封裝要求以及主要的接口要求; VLSI產(chǎn)品規(guī)劃 與 設(shè)計(jì)流程 6 D EE141 A E 7 工程設(shè)計(jì) 從 idea = 產(chǎn)品 7 D EE141 A E 8 工程設(shè)計(jì) 8 D EE141 A E 9 工程設(shè)計(jì) 代碼