cpld第1章(已修改)
2025-01-08 05:56 本頁面
【正文】 1數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 PLD和和 EDA技術(shù)發(fā)展概況技術(shù)發(fā)展概況 可編程邏輯器件可編程邏輯器件 (PLD)的分類的分類第 1章可編程邏輯器件 (PLD)的基本原理 陣列型可編程邏輯器件陣列型可編程邏輯器件 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列（ FPGA））2數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 PLD的發(fā)展概況 從 20世紀(jì) 60年代起，數(shù)字集成電路 (IC) 經(jīng)歷了以下發(fā)展歷程： SSI － Small Scale Integration； MSI － Medium Scale Integration； LSI － Large Scale Integration； VLSI－ Very Large Scale Integration.SSI MSI LSI VLSI167。 PLD和和 EDA技術(shù)發(fā)展概況技術(shù)發(fā)展概況3數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 集成電路技術(shù)的發(fā)展大大促進了 電子設(shè)計自動化 (EDA)技術(shù)的進步，由于新的 EDA工具不斷出現(xiàn)，使設(shè)計者可以直接設(shè)計出系統(tǒng)所需要的 專用集成電路 (ASIC)，從而給電子系統(tǒng)設(shè)計帶來了革命性的變化。 先進的 EDA技術(shù)使傳統(tǒng)的 “ 自下而上 ” 的設(shè)計方法，變?yōu)橐环N新的 “ 自頂向下 ” 的設(shè)計方法，設(shè)計者可以利用計算機對系統(tǒng)進行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路可以采用一片或幾片專用集成電路 (ASIC)來實現(xiàn)，因而使系統(tǒng)的體積、重量減小，功耗降低，而且具有高性能、高可靠性和保密性好等優(yōu)點。 4數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 專用集成電路 (ASIC—Application Specific Integrated Circuit)是指專門為某一應(yīng)用領(lǐng)域或為專門用戶需要而設(shè)計、制造的 LSI或 VLSI電路，它可以將某些專用電路或若干個電子系統(tǒng)設(shè)計在一個芯片上，構(gòu)成單片集成系統(tǒng)。 ASIC可分為 數(shù)字 ASIC和 模擬 ASIC，數(shù)字ASIC又分為 全定制 和 半定制 兩種。5數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用專用集成電路 (ASIC)的類別：專用集成電路(ASIC)半定制 ASIC 全定制 ASIC標(biāo)準(zhǔn)單元 (Standard Cell) PLD: Programmable Logic Device 門陣列 (Gate Array) 6數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 全定制 ASIC芯片的各層 (掩膜 )都是按特定電路功能專門制造的。設(shè)計人員從晶體管的版圖尺寸、位置和互連線開始設(shè)計，以達(dá)到芯片面積利用率高、速度快、功耗低的最優(yōu)性能，但其設(shè)計制作費用高，周期長，因此只適用于批量較大的產(chǎn)品。 半定制 ASIC芯片是一種約束性設(shè)計方式。約束的主要目的是簡化設(shè)計、縮短設(shè)計周期和提高芯片成品率。 7數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 門陣列 (Gate Array)是一種預(yù)先制造好的硅陣列 (稱母片 )，內(nèi)部包括幾種基本邏輯門、觸發(fā)器等，芯片中留有一定的連線區(qū)。用戶根據(jù)所需要的功能設(shè)計電路，確定連線方式，然后再交生產(chǎn)廠家布線。 標(biāo)準(zhǔn)單元 (Standard Cell)是廠家將預(yù)先配置好、經(jīng)過測試，具有一定功能的邏輯塊作為標(biāo)準(zhǔn)單元存儲在數(shù)據(jù)庫中，設(shè)計人員在電路設(shè)計完成之后，利用 CAD工具在版圖一級完成與電路一一對應(yīng)的最終設(shè)計。 和門陣列相比，標(biāo)準(zhǔn)單元 設(shè)計靈活、功能強，但設(shè)計和制造周期較長，開發(fā)費用也比較高。8數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 PLD是廠家作為一種通用型器件生產(chǎn)的半定制電路，用戶可以通過對器件編程使之實現(xiàn)所需要的邏輯功能。 PLD是用戶可配置的邏輯器件，它的成本比較低，使用靈活，設(shè)計周期短，而且可靠性高，承擔(dān)風(fēng)險小，因而很快得到普遍應(yīng)用，同時它的芯片技術(shù)發(fā)展的也非常迅速。9數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與 CPLD應(yīng)用應(yīng)用 PLD的發(fā)展歷程：PROMEPLDPLA PAL GALCPLD20世紀(jì) 80年代初20世紀(jì) 70年代末20世紀(jì) 70年
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1