【正文】 1 第四章 數(shù)據(jù)的機(jī)器運(yùn)算 ? 計算機(jī)的主要功能是對數(shù)據(jù)進(jìn)行各種加工和處理，包括加、減、乘、除這些基本的算術(shù)運(yùn)算，與、或、非這些基本的邏輯運(yùn)算，以及由此構(gòu)成的其它復(fù)雜的運(yùn)算。 運(yùn)算器則是實現(xiàn)這些運(yùn)算的主要部件 。 ? 無論多么復(fù)雜的運(yùn)算，最終都要分解為加法運(yùn)算來實現(xiàn)。其中，減法運(yùn)算通過補(bǔ)碼轉(zhuǎn)化為加法來實現(xiàn) ；乘、除運(yùn)算可以轉(zhuǎn)換為加減運(yùn)算、移位操作來實現(xiàn)。加法和移位是計算機(jī)中最基本的兩種運(yùn)算操作。 ? 可見， 加法器又是運(yùn)算器的核心部件 。在加法器的基礎(chǔ)上增加移位功能，并通過選擇輸入控制條件，就可以實現(xiàn)所有的運(yùn)算。 2 本章主要內(nèi)容 主要內(nèi)容 ? 算術(shù)、邏輯運(yùn)算的實現(xiàn) ? 定點(diǎn)加、減運(yùn)算 ? 數(shù)的移位和舍入操作 ? 定點(diǎn)乘、除運(yùn)算 ? 規(guī)格化浮點(diǎn)運(yùn)算 3 一、 算術(shù)邏輯運(yùn)算的實現(xiàn) 計算機(jī)中最基本的算術(shù)運(yùn)算是加法運(yùn)算 ， 不論加 、減 、 乘 、 除運(yùn)算最終都可以歸結(jié)為加法運(yùn)算 。 所以首先討論最基本 、 最核心的運(yùn)算部件 —— 加法器 ，以及并行加法器的進(jìn)位問題 。 加法器是由全加器和其它必要的邏輯電路組成的 ，所以我們從全加器開始討論 。 4 全加器（ FA） ? 全加器（ FA）是最基本的運(yùn)算單元，由它構(gòu)成加法器。 ? 全加器有 三個輸入量 ：操作數(shù) Ai、 Bi、以及低位傳來的進(jìn)位信號 Ci1 。 ? 全加器有 兩個輸出量 ：本位和 Si、以及向高位的進(jìn)位信號 Ci。 Ai Bi Ci1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器真值表 5 全加器的 邏輯方程和電路 根據(jù)真值表得： Si=Ai⊕ Bi⊕ Ci1 Ci=AiBi+(Ai⊕ Bi)Ci1 Si : 本位和 Ci : 向高位的進(jìn)位 實現(xiàn)電路 邏輯框圖 一個全加器只完成一位加法 6 全加器構(gòu)成加法器 ? 全加器并不存儲信息，可用門電路來實現(xiàn)。用全加器能夠方便地構(gòu)成加法器。加法器分為 串行加法器和 并行加法器 。 ? 串行加法器只有一個全加器，數(shù)據(jù)逐位串行送入加法器進(jìn)行計算。由于運(yùn)算速度慢，一般不用。 ? 并行加法器則由若干個這樣的全加器構(gòu)成，各位數(shù)據(jù)同時運(yùn)算。并行加法器的位數(shù)與操作數(shù)的位數(shù)相等。 并行加法器的最長運(yùn)算時間主要取決于進(jìn)位信號的傳遞時間 。 例如： 11…11 和 00…01 相加，最低位產(chǎn)生的進(jìn)位將逐位影響到最高位 . ? 由此可見，提高并行加法器速度的關(guān)鍵是 盡量加快進(jìn)位產(chǎn)生和傳遞的速度 。 7 進(jìn)位產(chǎn)生與傳遞 ? 進(jìn)位鏈的概念： 并行加法器中的每一個全加器都有一個從低位送來的進(jìn)位輸入和一個傳送給高位的進(jìn)位輸出。我們把構(gòu)成進(jìn)位信號產(chǎn)生和傳遞的邏輯網(wǎng)絡(luò)稱為 進(jìn)位鏈 。 ? 進(jìn)位鏈上每一位的進(jìn)位表達(dá)式為： Ci=AiBi+(Ai⊕ Bi)Ci1 設(shè) Gi=AiBi ， 稱為 進(jìn)位產(chǎn)生函數(shù) Pi=Ai⊕ Bi ， 稱為 進(jìn)位傳遞函數(shù) ∴ 進(jìn)位表達(dá)式 Ci=Gi+PiCi1 8 串行進(jìn)位 ? 把 n個全加器串聯(lián)起來，就可以實現(xiàn)兩個 n位數(shù)的相加。這種加法器稱為 串行進(jìn)位 的并行加法器，串行進(jìn)位又叫 行波進(jìn)位 。 FA FA FA…C 1C 2C n 1C nA 1 B 1A 2 B 2A n B nS 1S 2S nC 0其中 ： C1=G1+P1C0 C2=G2+P2C1 ┇ Cn=Gn+PnCn1 ? 串行進(jìn)位的并行加法器，總的延遲時間正比于字長，字長越長，總延遲時間也越長。 ? 若一位進(jìn)位需 2ty時間，完成 n位進(jìn)位就需要 2nty. ? 要提高加法運(yùn)算速度，必須改進(jìn)進(jìn)位方式。 9 并行加法器的快速進(jìn)位 ? 改進(jìn)串行進(jìn)位方式的基本思路是讓各進(jìn)位同時形成 ， 避免各進(jìn)位之間的依賴關(guān)系 。 現(xiàn)在來分析一下進(jìn)位關(guān)系 。 展開 C1=G1+P1C0 ； C2=G2+P2C1 ； … ， Cn=Gn+PnCn1 得關(guān)系式： C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0 ┇ 以上進(jìn)位輸出只與 Gi、 Pi以及最低進(jìn)位 C0有關(guān) ， 而且不依賴于其低位進(jìn)位 Ci1的輸入 ， 因此各級進(jìn)位可以同時產(chǎn)生 ， 形成 并行進(jìn)位 。 10 并行進(jìn)位的特點(diǎn) ? 并行進(jìn)位的特點(diǎn)是各級進(jìn)位信號同時形成，與字長無關(guān)，提高了整體運(yùn)算速度 。并行進(jìn)位又叫先行進(jìn)位。 ? 最長延遲時間僅為 2ty。 ? 隨著加法器位數(shù)的增加， Ci的邏輯表達(dá)式會變得越來越長，輸入變量會越來越多，電路結(jié)構(gòu)也會變得越來越復(fù)雜，導(dǎo)致電路實現(xiàn)也越來越困難。 ? 并行進(jìn)位方式需繼續(xù)改進(jìn)，才能有實用價值。這就是下面要介紹的分組進(jìn)位方式。 11 ? 以 16位加法器為例，將其分為 4組，每組 4位。 ? 在組內(nèi)，按照并行進(jìn)位函數(shù)直接產(chǎn)生 C1～ C4，這些進(jìn)位可同時得到。實現(xiàn)這種進(jìn)位邏輯的電路稱為 4位先行進(jìn)位電路（ CLA） ，如 74181ALU。 ? 利用這種 4位一組的 CLA電路和 4位全加器可以構(gòu)成 4位 CLA加法器。注意， 4位 CLA加法器包含了兩部分邏輯： 4位全加器和 4位一組的先行進(jìn)位鏈，這個組內(nèi)的進(jìn)位為一級進(jìn)位。 ? 在組間，每個組的進(jìn)位輸入是前一個組的進(jìn)位輸出，而每個組的進(jìn)位輸出是下一個組的進(jìn)位輸入 . 構(gòu)成 16 位加法 器很容 易實現(xiàn) 單級先行進(jìn)位 12 單級先行進(jìn)位（續(xù)一） ? 上述組內(nèi)并行、組間串行的進(jìn)位方式也稱為單級先行進(jìn)位方式，原理如下圖所示。 13 單級先行進(jìn)位（續(xù)二） ? 組內(nèi)并行、組間串行進(jìn)位的時間圖 (16位 )如下： ? 完成進(jìn)位時間 8ty. ? 進(jìn)位時間與組數(shù)成正比，組數(shù)越多，進(jìn)位時間越長。 14 多級先行進(jìn)位 ? 為說明問題，我們不妨仍以 16位加法器為例，仍然 4位一組，分成 4個小組，先就第一小組的進(jìn)位輸出函數(shù) C4做一下分析： C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 G1* P1* = G1* +P1*C0 ? G1*稱為 組進(jìn)位產(chǎn)生函數(shù) ， P1*稱為 組進(jìn)位傳遞函數(shù) ；這兩個函數(shù)類似于進(jìn)位產(chǎn)生函數(shù) G和進(jìn)位傳遞函數(shù) P. 15 多級先行進(jìn)位（續(xù)一） ? 四個組內(nèi)的最高進(jìn)位 C1 C1 C C4可以分別表示為 : C4 = G1* + P1* C0 C8 = G2* + P2* C4 C12 = G3* + P3* C8 C16 = G4* + P4* C12 現(xiàn)在逐項代入、并展開得關(guān)系式： C4 = G1* + P1* C0 C8 = G2*+P2*C4=G2*+P2*G1* +P2*P1*C0 C12 = G3*+P3*G2*+P3*P2*G1* +P3*P2*P1*C0 C16 = G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1*+P4*P3*P2*P1*C0 可以看出，這 4組進(jìn)位結(jié)構(gòu)與前述 4位先行進(jìn)位邏輯完全相同，組間進(jìn)位信號只與最低進(jìn)位 C0有關(guān)，所以能同時產(chǎn)生。 16 多級先行進(jìn)位（續(xù)二） ? 組內(nèi)進(jìn)位信號能同時產(chǎn)生、組間進(jìn)位信號也能同時產(chǎn)生，由此可以構(gòu)成多級并行進(jìn)位邏輯。 16位 2級先行進(jìn)位加法器如下圖所示。 17 多級先行進(jìn)位（續(xù)三） ? 問題是這 4個組間進(jìn)位信號如何用硬件來產(chǎn)生呢？對于多級先行進(jìn)位的實現(xiàn)可以按如下思路來理解： ? 先把單級先行進(jìn)位加法器的串行進(jìn)位鏈斷開； ? 增加一級先行進(jìn)位鏈，這個新增加的先行進(jìn)位鏈的進(jìn)位稱為二級進(jìn)位； ? 組間進(jìn)位信號 C C C1 C16由二級進(jìn)位鏈來產(chǎn)生，其邏輯關(guān)系式已經(jīng)得到； ? 讓一級進(jìn)位鏈多產(chǎn)生兩個輔助函數(shù) Gi*和 Pi*，并且作為二級進(jìn)位鏈的輸入。 18 多級先行進(jìn)位（續(xù)四） 16位 2級 先行進(jìn)位時間圖 進(jìn)位產(chǎn)生次序如下： ? 產(chǎn)生第一小組的 C1～ C所有組進(jìn)位產(chǎn)生函數(shù) Gi*和組進(jìn)位傳遞函數(shù) Pi*，時間為 2ty. ? 由 CLA電路產(chǎn)生第二、三、四小組的組間進(jìn)位信號 C CC1 C16，時間為 2ty. ? 產(chǎn)生第二、三、四小組的組內(nèi)進(jìn)位信號 C C C C CC1 C1 C1 C15，時間為2ty. 19 多功能算術(shù)邏輯部件 ALU ? 前面介紹了運(yùn)算器的算術(shù)運(yùn)算功能，為了完成多種算術(shù)邏輯運(yùn)算，需要將加法器的功能進(jìn)行擴(kuò)展，擴(kuò)展的基本思想如下： 參加運(yùn)算的兩個數(shù) Ai、 Bi和低位進(jìn)位Ci1先不進(jìn)行全加，先把兩個輸入 Ai、Bi和四個控制參數(shù) S0、 S S S3進(jìn)行組合，形成函數(shù) Xi和 Yi，然后再將 Xi、Yi和低位進(jìn)位 Ci1通過全加器進(jìn)行全加。這樣一來，控制參數(shù)不同，得到的組合函數(shù)也不同，從而實現(xiàn)多種算術(shù)和邏輯運(yùn)算。 20 算術(shù)邏輯部件 ALU ? 算術(shù)邏輯部件 ALU大體上有三部分組成： ? 全加器 ? 進(jìn)位鏈 ? 輸入選擇器 ? 下面以 ALU的一位邏輯為例，原理性地說明算術(shù)、邏輯功能是如何實現(xiàn)的。 21 算術(shù)邏輯部件 ALU（續(xù)一） ? 一位加法器由全加器和進(jìn)位門構(gòu)成，其中，兩個半加器構(gòu)成全加器、與或非門構(gòu)成一位進(jìn)位門。 ? 一位輸入選擇器，由兩個與或非門構(gòu)成，可輸入 2個本位操作數(shù)或非、 4個控制信號（ S3~S0） ? 一個控制門 M，選擇算邏運(yùn)算。當(dāng) M=0時，開門接收低位來的進(jìn)位信號，執(zhí)行算術(shù)運(yùn)算；當(dāng) M=1時，關(guān)門不接收低位進(jìn)位信號，執(zhí)行邏輯