pal-pla-gal數(shù)字邏輯系統(tǒng)(已修改)
2025-08-06 19:06 本頁面
【正文】 可編程邏輯器件（ PLD) 可編程邏輯陣列 PLA 可編程陣列邏輯 PAL 通用陣列邏輯 GAL 可編程邏輯器件 PLD: ? 由用戶自己而不是芯片的生產(chǎn)廠家最后完成其邏輯功能， 允許用戶在相應(yīng)的軟硬件平臺的支持下，通過編程開發(fā)出自己的芯片。 ? 具有很強(qiáng)的邏輯設(shè)計靈活性，是數(shù)字設(shè)計的方向 PLD的基本結(jié)構(gòu) ? 包含兩個基本部分： ? 一是邏輯陣列，由與陣列、或陣列和反向器構(gòu)成，可實(shí)現(xiàn)任何組合邏輯。 ? 二是輸出單元或宏單元。設(shè)計者可以自己組配其輸出結(jié)構(gòu)，直接輸出就是組合邏輯，通過寄存器輸出可以實(shí)現(xiàn)時序邏輯。 ? 以 “ 與 /或 ” 陣列為基礎(chǔ)的包括四種基本類型： ? PROM（可編程只讀存儲器）、 PLA（可編程邏輯陣列）、 PAL（可編程陣列邏輯）、 GAL（通用可編程陣列邏輯）。它們的區(qū)別在于哪個矩陣可編程和輸出結(jié)構(gòu)的形式。 ? 可編程邏輯陣列 PLA（ Programmable Logic Array） ? PLA的基本結(jié)構(gòu)是基于 “ 與或陣列 ” ，它的 “ 與陣列 ” 和 “ 或陣列 ” 都是可編程的。由于 PLA器件的資源利用率低 , 現(xiàn)在已經(jīng)很少使用。 PLA可分為組合可編程邏輯陣列 PLA和時序 可編程邏輯陣列 PLA兩種類型 ?組合可編程邏輯陣列 PLA的邏輯結(jié)構(gòu)：由一個“與”陣列和一個“或”陣列構(gòu)成，“與”陣列和“或”陣列都是可編程的。 ?時序可編程邏輯陣列 PLA的邏輯結(jié)構(gòu)：由“與”陣列、 “或”陣列和一個用于存儲以前狀態(tài)的觸發(fā)器網(wǎng)絡(luò)構(gòu)成。 可編程邏輯陣列應(yīng)用 ? 在可編程邏輯陣列 PLA的應(yīng)用中，有一種是用來控制資料路徑，在指令集內(nèi)事先定義好邏輯狀態(tài)，并用此來產(chǎn)生下一個邏輯狀態(tài) (透過條件分支 )。 ? 舉例來說，如果目前機(jī)器 (指整個邏輯系統(tǒng) )處于二號狀態(tài)，如果接下來的執(zhí)行指令中含有一個立即值 (偵測到立即值的欄位 )時，機(jī)器就從第二狀態(tài)轉(zhuǎn)成四號狀態(tài)，并且也可以進(jìn)一步定義進(jìn)入第四狀態(tài)后的接續(xù)動作。因此 PLA等于扮演 (晶片 )系統(tǒng)內(nèi)含的邏輯狀態(tài)圖 (statediagram)角色。 可編程邏輯陣
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1