pal-pla-gal數(shù)字邏輯系統(tǒng)(完整版)
【正文】 門(mén)陣列結(jié)構(gòu) 異步可編程 I/O結(jié)構(gòu) ? 或門(mén)經(jīng)三態(tài)緩沖器由 I/O端引出，三態(tài)門(mén)受 與陣列中第一行的與門(mén) ? 當(dāng)三態(tài)門(mén)的控制端 為 “ 0”時(shí)，三態(tài)門(mén)禁止，輸出呈高阻狀態(tài)， I/O引腳作輸入使用。 ? PAL和觸發(fā)器可構(gòu)成時(shí)序電路 。 可編程邏輯陣列應(yīng)用 ? 除了可編程邏輯陣列 PLA外，其他常用的可程式邏輯裝置還有可程式陣列邏輯 (PAL)、復(fù)雜可程式邏輯裝置 (CPLD)以及現(xiàn)場(chǎng)可程式邏輯閘陣列(FPGA)。它們的區(qū)別在于哪個(gè)矩陣可編程和輸出結(jié)構(gòu)的形式。 ? 二是輸出單元或宏單元。 可編程邏輯陣列應(yīng)用 ? 在可編程邏輯陣列 PLA的應(yīng)用中，有一種是用來(lái)控制資料路徑，在指令集內(nèi)事先定義好邏輯狀態(tài)，并用此來(lái)產(chǎn)生下一個(gè)邏輯狀態(tài) (透過(guò)條件分支 )。 PAL的 基本電路結(jié)構(gòu) ? 可編程陣列邏輯 PAL (Programmable Array Logic ） 基本組成包括：輸入互補(bǔ)緩沖；可編程與陣列；固定或陣列；特定的輸出電路。 若采用互補(bǔ)輸出的或門(mén)，為互補(bǔ)輸出器件。 寄存（時(shí)序）輸出結(jié)構(gòu) 輸出使能 OE 8個(gè)乘積項(xiàng) CP和輸出使能 OE是 PAL的公共端 ? 或門(mén)的輸出通過(guò) D觸發(fā)器， ? 在 CP的上升沿時(shí)到達(dá)輸出。 ? 實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)很方便 ， 二進(jìn)制計(jì)數(shù)器的次態(tài)方程可以寫(xiě)成相鄰觸發(fā)器狀態(tài)的異或 。 在實(shí)際應(yīng)用中 ， 還要考慮速度 、 功耗和輸出極性等 。 ? 通過(guò)對(duì) OLMC單元的編程， GAL能滿足更多的邏輯電路要求，從而使它比 PAL具有更多的功能，設(shè)計(jì)也更為靈活。 – 高性能的 E2COMS工藝： 使 GAL的高速度、低功耗，編程數(shù)據(jù)可保存 20年以上 。 ? 目前常用 GAL器件有 GAL16V8和 GAL20V8兩種，其基本電路結(jié)構(gòu)大致相同，只是器件引腳數(shù)和規(guī)模不同而已，它們能仿真所有的 PAL器件。 ?由于在實(shí)際應(yīng)用中， GAL器件幾乎能夠完全仿真 PAL器件，所以 PAL器件 已經(jīng) 很少被使用。 運(yùn)算選通反饋結(jié) 反饋選通電路 的輸入變量 B 運(yùn)算選通反饋結(jié)構(gòu) 反饋選通結(jié)構(gòu)的反饋量再接
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1