基于vhdl的自動打鈴設計畢業(yè)設計(已修改)
2024-07-14 18:48 本頁面
【正文】 基于VHDL的自動打鈴設計目錄摘要 (1)Abstract (2)緒論 (3)第1章 基本概念簡介 (4) VHDL簡介 (4) FPGA/CPLD簡介 (4) Quartus II的簡介 (5)第2章 設計整體概述 (6) 設計方案 (6) 設計原理圖 (6) 設計流程圖 (7)第3章 各模塊設計分析 (8) 計數(shù)器模塊 (8) 秒和分計數(shù)器模塊 (8) 時計數(shù)器模塊 (10) 計時校時模塊 (12) 打鈴功能模塊 (13) 頂層設計及原理圖 (16)第4章 引腳設定與下載驗證 (19) 引腳設定 (19) 下載驗證 (21)總結 (22)參考文獻 (23)致謝 (24)附錄 芯片引腳對照表 (25)摘要隨著EDA 技術的發(fā)展和應用領域的擴大與深入，EDA 技術在電子信息、通信、自動控制及計算機應用領域的重要性日益突出。EDA 技術就是以計算機為工具，設計者在EDA軟件平臺上，對以硬件描述語言HDL（Hardware Description language)為系統(tǒng)邏輯描述手段完成的設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。本設計是基于VHDL語言的自動打鈴系統(tǒng)。在論文中，介紹了基于VHDL語言自動打鈴系統(tǒng)的思路，整個系統(tǒng)需包含秒計時模塊、分計時模塊、時計時模塊、校時模塊、打鈴模塊。在Quartus II 開發(fā)環(huán)境中編譯和仿真所設計的程序，并逐一調試驗證程序的運行狀況。仿真和驗證的結果表明，該設計方法切實可行，該打鈴系統(tǒng)可以實現(xiàn)調時定時打鈴功能，具有一定的實際應用性。 關鍵字：EDA、VHDL、打鈴、Quartus II1Abstract With the development of EDA technology and the expansion of application, the function of EDA technology in the field of electronic information munication, automatic control and puter application, is being more and more important. EDA technology use puter as a tool. However, designers only need to use the hardware description language HDL to describe the system on the EDA software platform. Then puter automatically finishes partition, synthesis, optimization, simulation and other function until the electronic circuit system achieves the stated performance. This design is based on the VHDL hardware description language to project a system. I introduce ideas of the bell system in this design. All of the design includes second timer module, minute timer module, hour timer module, module to adjust time and module to ring the bell according to the require of design. I plete the description of different modules with VHDL language in the Quartus II development environment, and debug one by one to check the operational status of the verification process. Simulation results show that the design method is feasible, and the bell system can be put into practical applications. Keywords: EDA, VHDL, rang the bell, the Quartus II 緒論隨著EDA 技術的發(fā)展和應用領域的擴大與深入，EDA 技術在電子信息、通信、自動控制及計算機應用領域的重要性日益突出。本次畢業(yè)設計是基于VHDL的自動打鈴系統(tǒng)，而自動打鈴就是像現(xiàn)在的學校一樣在規(guī)定的時間段鈴聲響起，用以作為每節(jié)課的作休時間。而自動打鈴系統(tǒng)可以像現(xiàn)在的鬧鐘功能類似，起到提醒的作用，從早上8點開始計時，每隔一個小時鈴聲響一次，每次鈴聲持續(xù)響30秒，一直到下午5點都是每隔一個小時響一次鈴聲，下午5點以后鈴聲即使一個小時計時到了鈴聲也不再響了。為了高效率的驗證設計的結果另外還需要增加一個校時模塊，可以用兩個指示燈的亮、滅的狀態(tài)來區(qū)分兩個按鍵的工作狀態(tài)。增加的兩個按鍵，一個是調分按鍵，一個是調時按鍵。開始時按下按鍵K1時，此時指示燈LED1變亮，指示燈LED提示系統(tǒng)正處于調分的狀態(tài)，想調至幾分時直接按K2按鍵下N就是想要的N分。再次按K1鍵一下后，指示燈LED2處于常亮狀態(tài)，即系統(tǒng)處于調時狀態(tài)，想要7點即按K2鍵7下即可。調完時和分的狀態(tài)后再按K1鍵一下系統(tǒng)才會處于正常的計時狀態(tài)，系統(tǒng)處于正常計時時LEDLED2全都不亮。在整個設計中，首先先做一個頂層模塊，以top命名，然后再將各個模塊在頂層模塊中做好后再生成各模塊的元器件，最后在top模塊中將各個元器件按功能要求連接好后連進行編譯看，是能否通過。通過編譯后再按照附錄表查詢對各個引腳進行設定，引腳設定完后再對頂層文件進行編譯，通過編譯后再進行波形仿真，如果時序仿真與功能仿真的波形都正確后再到試驗箱上下載驗證，驗證鈴聲是否在規(guī)定時間內響起。26 第1章 基本概念簡介 VHDL簡介VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫,意思是超高速集成電路硬件描述語言。對于復雜的數(shù)字系統(tǒng)的設計,它有獨特的作用。它的硬件描述能力強,能輕易的描述出硬件的結構和功能。這種語言的應用至少意味著兩種重大的改變：電路的設計竟然可以通過文字描述的方式完成；電子電路可以當作文件一樣來存儲。隨著現(xiàn)代技
黨政相關相關推薦
鄂ICP備17016276號-1