基于eda的直流電機pwm控制設(shè)計畢業(yè)論文(已修改)
2025-07-08 15:56 本頁面
【正文】 摘要論文以直流電機為研究對象，應(yīng)用了FPGA技術(shù)，設(shè)計出了一種全數(shù)字的步進(jìn)電機控制系統(tǒng)。 本論文分析了直流電機工作原理及其具體的控制過程，并闡述了FPGA的設(shè)計原理以及所涉及的相關(guān)芯片，然后對所用的硬件語言VHDL的知識進(jìn)行簡要地介紹，這些為論文的具體設(shè)計提供了理論基礎(chǔ)。本系統(tǒng)針對實現(xiàn)直流電機的調(diào)速，設(shè)計了一種符合要求的并連續(xù)可調(diào)的脈沖信號發(fā)生器，對整個系統(tǒng)進(jìn)行模塊化設(shè)計，并且每個子模塊都通過了仿真測試。系統(tǒng)采用模塊化的設(shè)計思路，使系統(tǒng)的設(shè)計和維護(hù)更加方便，也提高了系統(tǒng)性能的可擴展性。FPGA、VHDL以及EDA工具構(gòu)成的數(shù)字系統(tǒng)集成技術(shù)，是本設(shè)計的核心部分，該技術(shù)具有操作靈活、利用廣泛及價廉等特點。系統(tǒng)設(shè)計采用全數(shù)字化的控制方案，使系統(tǒng)更緊湊、更合理及經(jīng)濟節(jié)約。由于系統(tǒng)的數(shù)字化，使整個系統(tǒng)運行得十分可靠，調(diào)試也極為方便。關(guān)鍵詞： 直流電機，可編程門陣列，硬件描述語言AbstractIn this paper, DC motor as the study, with the application of FPGA technology, designs an alldigital stepper motor control system.This paper analyzes the DC motor works, as well as its specific control process, describes the FPGA design principles and the related chips those are involved, then gives a brief introduction on the knowledge of applied hardware language VHDL , all these provides a theoretical basis for the specific design sections of the paper.The system against the achievement of the DC motor speed control, designs a continuously adjustable pulse signal generator that can meet the requirements, and modular programmings for the whole system, each submodule has pasted the simulation tests. The system uses a modular design concept. It39。s not only convenient for the system design and maintenance, but also improves the performance of the system scalability. FPGA, VHDL and EDA tools constitute the field of digital system integration technology, as a core part of the system design, the skill with operational flexibility, cheap and widely use. The system uses a fully digital control scheme, making the system more pact, more rational and economical. Because the system39。s all digital, the operation of the whole system bee very reliable, the debugging is convenient, too.Key Words： DC motor, programmable gate array, VHDL目錄第1章 緒論 1 1 2第2章 電機的基本知識 3 3 3 4 4 5 5第3章 FPGA與硬件描述語言 7 7 7 7 EDA簡要介紹 8 8第4章 設(shè)計原理及其實現(xiàn)過程 10 10 11 12 PWM脈沖調(diào)制信號電路模塊 12 邏輯控制模塊 16 電路的總仿真圖 17 18 啟/?？刂品抡?18 加/減速仿真 19 仿真結(jié)果分析 20 21參考文獻(xiàn) 2222第1章 緒論自從1985年Xilinx公司推出第一片現(xiàn)場可編程邏輯器件（FPGA）到現(xiàn)在，F(xiàn)PGA已經(jīng)經(jīng)歷了二十幾年的發(fā)展歷程。在這幾十年的發(fā)展過程中，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人的發(fā)展?，F(xiàn)場可編程邏輯器件從剛開始的1200個邏輯門，發(fā)展到90年代的25萬個邏輯門，甚至到現(xiàn)今國際上FPGA的著名廠商Altera公司、Xilinx公司又陸續(xù)推出了數(shù)百萬門的單片F(xiàn)PGA芯片，將現(xiàn)場可編程器件的集成度提高到一個新的水平。FPGA的優(yōu)點可以歸納為如下幾點：效能，上市時間，成本，可靠性和長期維護(hù)五個方面。效能透過硬件的平行機制，F(xiàn)PGA 可突破依序執(zhí)行 (Sequential execution) 的固定遜算，并于每時脈循環(huán)完成更多作業(yè)，超越了數(shù)位訊號處理器(DSP) 的計算功能。BDTI 作為著名的分析公司，并于某些應(yīng)用中使用 DSP 解決方案，以計算 FPGA 的處理效能。在硬件層級控制 I/O 可縮短回應(yīng)時間并特定化某些功能，以更符合應(yīng)用需求[1]。 上市時間針對上市時間而言，F(xiàn)PGA技術(shù)具有彈性與快速原型制作的功能。使用者不需進(jìn)行ASIC設(shè)計的冗長建構(gòu)過程，就可以在硬件中測試或驗證某個觀念。并僅需數(shù)個小時就可以建置其他變更作業(yè)，或替換 FPGA 設(shè)計?，F(xiàn)成的 (COTS) 硬件也可搭配使用不同種類的 I/O，并連接至使用者設(shè)定的 FPGA 芯片。高級軟件工具正不斷提升其適用性，縮短了抽象層 (Layer of abstraction) 的學(xué)習(xí)時間，并針對進(jìn)階控制與信號處理使用 IP cores (預(yù)先建立的方式)。 成本ASIC 設(shè)計的非重置研發(fā) (NRE) 費用，遠(yuǎn)遠(yuǎn)超過 FPGA 架構(gòu)硬件解決方案的費用。ASIC設(shè)計的初始投資，可簡單認(rèn)列于 OEM 每年所出貨的數(shù)千組芯片，但是許多末端使用者更需要定制硬件功能，以便用于開發(fā)過程中的數(shù)百組系統(tǒng)。而可程序化芯片的特性，就代表了低成本的架構(gòu)作業(yè)，或組裝作業(yè)的長前置時間。由于系統(tǒng)需求隨時在變化，因此若與 ASIC 的龐大修改費用相比，F(xiàn)PGA 設(shè)計的成本實在微不足道[2]?？煽啃哉畿浖ぞ咛峁┏绦蚧O(shè)計的環(huán)境，F(xiàn)PGA 電路也為程序化執(zhí)行的建置方式。處理器架構(gòu)的系統(tǒng)往往具有多個抽象層，得以協(xié)助多重處理程序之間的作
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1