基于eda的直流電機(jī)pwm控制設(shè)計(jì)畢業(yè)論文-預(yù)覽頁
【正文】 Xilinx公司又陸續(xù)推出了數(shù)百萬門的單片F(xiàn)PGA芯片，將現(xiàn)場可編程器件的集成度提高到一個(gè)新的水平。在硬件層級控制 I/O 可縮短回應(yīng)時(shí)間并特定化某些功能，以更符合應(yīng)用需求[1]?，F(xiàn)成的 (COTS) 硬件也可搭配使用不同種類的 I/O，并連接至使用者設(shè)定的 FPGA 芯片。而可程序化芯片的特性，就代表了低成本的架構(gòu)作業(yè)，或組裝作業(yè)的長前置時(shí)間。驅(qū)動層 (Driver layer) 控制硬件資源，而作為作業(yè)系統(tǒng)則管理記憶體和處理器頻寬。FPGA 具有可重設(shè)性質(zhì)，可隨時(shí)因應(yīng)未來的需要而進(jìn)行修改。當(dāng)基于FPGA的嵌入式系統(tǒng)時(shí)，在設(shè)計(jì)周期之初就不必為每個(gè)模塊做出用硬件還是軟件的選擇。使用帶有可配置處理器的FPGA可獲得設(shè)計(jì)靈活性。算法可以用軟件，也可用硬件實(shí)現(xiàn)。FPGA使軟件模塊和硬件模塊的相互交換更加簡便，不必改變處理器或進(jìn)行板級變動。 第2章 電機(jī)的基本知識電機(jī)可分為變壓器、異步電機(jī)、同步電機(jī)和直流電機(jī)四個(gè)機(jī)種。直流電動機(jī)與交流電動機(jī)相比較，具有良好的調(diào)速性能和啟動性能。所以在一些對調(diào)速性能要求不高的領(lǐng)域中己被交流變頻調(diào)速系統(tǒng)所取代。（1）機(jī)座機(jī)座有兩個(gè)作用，一是作為電機(jī)磁路系統(tǒng)中的一部分，二是用來固定主磁極、換向極及端蓋等，起機(jī)械支承的作用。（3）換向極換向極又稱附加極或間極，其作用是以改善換向。（4）電刷裝置，A、B表示電刷。為了減少電樞旋轉(zhuǎn)時(shí)電樞鐵芯中因磁通變化而引起的磁滯及渦流損耗。所有線圈按一定規(guī)律連接成一閉合回路。換向片數(shù)與線圈組件數(shù)相同。若電樞轉(zhuǎn)動，線圈兩邊的位置互換，而線圈中通過的還是直流電流，則所產(chǎn)生的電磁轉(zhuǎn)矩的方向則變?yōu)轫槙r(shí)針方向，因此電樞受到一種方向交變的電磁轉(zhuǎn)矩。換向器又與兩個(gè)固定不動的由石墨制成的電刷A、B相接觸。這樣的結(jié)構(gòu)，就可使電動機(jī)能連續(xù)地旋轉(zhuǎn)。其方法是通過改變電機(jī)電樞電壓導(dǎo)通時(shí)間與通電時(shí)間的比值（即占空比）來控制電機(jī)速度。D式中，Vd——電機(jī)的平均速度 Vmax——電機(jī)全通時(shí)的速度（最大） D=t1/T——占空比 平均速度Vd與占空比D的函數(shù)曲線。 第3章 FPGA與硬件描述語言在本章中首先介紹FPGA的基本知識，以及所要涉及的芯片；在此基礎(chǔ)上介紹設(shè)計(jì)中需要應(yīng)用的硬件語言，以便使下面的設(shè)計(jì)更加完整，并方便閱讀。其特點(diǎn)是：芯片功能的定義是由陣列分布EPROM或EEPROM型的下拉MOS開關(guān)來控制。(4)FPGA未來發(fā)展方向以FPGA、CPLD為代表的現(xiàn)場可編程邏輯電路的主要發(fā)展方向是：①為了迎接系統(tǒng)級芯片時(shí)代，向著密度更高、速度更快、頻帶更寬的數(shù)百萬門超大規(guī)模的方向發(fā)展。其主要目的是用來編寫設(shè)計(jì)文件建立電子系統(tǒng)行為級的仿真模型，即利用計(jì)算機(jī)的巨大能力對用Verilog (Netlist)，,仿真驗(yàn)證無誤后，用于制造ASIC芯片或?qū)懭隕PLD和FPGA器件中[5]。為了解決這個(gè)問題，必須采用新的設(shè)計(jì)方法和使用高層次的設(shè)計(jì)工具。而支撐這一發(fā)展進(jìn)程的主要基礎(chǔ)之一就是EDA技術(shù)。(1)自頂向下(topdown)設(shè)計(jì)的基本概念利用層次化、結(jié)構(gòu)化的設(shè)計(jì)方法，一個(gè)完整的設(shè)計(jì)任務(wù)首先是由設(shè)計(jì)師劃分為若干個(gè)可操作的模塊，編制出相應(yīng)的模型；在通過仿真驗(yàn)證后，然后把模塊分給下一層的設(shè)計(jì)者。(2)層次管理的基本概念復(fù)雜數(shù)字邏輯電路和系統(tǒng)的層次化、結(jié)構(gòu)化設(shè)計(jì)隱含著對系統(tǒng)設(shè)計(jì)方案的逐次分解。該層次的硬件結(jié)構(gòu)由這些模塊互相描述。此時(shí)模塊不但需要通過仿真加以驗(yàn)證，而且還要通過進(jìn)行綜合、優(yōu)化和后仿真。外部端口U_D、ENZ/F、START接在鍵盤電路上，CLK2和CLK0接在外部時(shí)鐘電路上。在CLK0的作用下,鋸齒波計(jì)數(shù)器輸出周期性線性增加的鋸齒波。當(dāng)Z/F=1時(shí)，PWM輸出波形從正端Z進(jìn)入H橋，電機(jī)正轉(zhuǎn)。通過鍵盤設(shè)置PWM信號的占空比。并由EN1信號控制是否允許變速[9]。 PWM脈沖調(diào)制信號電路模塊PWM脈寬調(diào)制信號產(chǎn)生電路由可控的加減計(jì)數(shù)器CNTA、5位二進(jìn)制計(jì)數(shù)器CNTB、數(shù)字比較器LPM_COMPARE三部分組成。當(dāng)計(jì)數(shù)值小于設(shè)定值時(shí)，數(shù)字比較器輸出高電平；當(dāng)計(jì)數(shù)值大于設(shè)定值時(shí),數(shù)字比較器輸出低電平，由此產(chǎn)生周期性的PWM波形。=8/32=，=4/32=。當(dāng)電機(jī)得到加速信號，占空比增大至它可調(diào)范圍的最大值后保持，電機(jī)得到減速信號，占空比減小至它的可調(diào)范圍的最小值后保持。使能端EN1設(shè)定計(jì)數(shù)器值的初值，當(dāng)EN1由1變?yōu)?的時(shí)候，無論U_D如何表化，計(jì)數(shù)器的值都不會發(fā)生變化，這樣就完成了可控加減計(jì)數(shù)器的設(shè)定值，, 其VHDL語言如下。USE 。END CNTA。139。 ELSE CQI=CQI+1。END IF。 END behav。ENTITY CNTB IS PORT(CLK: IN BIT。EVENT AND CLK=39。 END PROCESS。改變細(xì)分計(jì)數(shù)器的設(shè)定值, 就可以改變PWM輸出信號的占空比。當(dāng)START端接高電平時(shí)，表示電源接通，電機(jī)開始運(yùn)轉(zhuǎn)；當(dāng)START端接低電平時(shí)，電機(jī)停止運(yùn)轉(zhuǎn)。 FPGA中的工作/停止控制和正/反轉(zhuǎn)方向控制電路 正/反轉(zhuǎn)工作控制電路波形當(dāng)START=1時(shí)，與門打開，允許電機(jī)工作。鍵盤Z_F是電機(jī)的方向控制鍵。反之，START=0時(shí)，電機(jī)停止，、。同理通過按鍵EN1該變H[4..0]、也就是占空比增大，電機(jī)的速度增加。在時(shí)鐘脈沖的作用下，計(jì)數(shù)器CNTA和CNTB都能按照事先設(shè)定好的規(guī)則進(jìn)行計(jì)數(shù)。因此改變設(shè)定值的大小就可以改變PWM波形的大小，也就是完成了電機(jī)的調(diào)速。當(dāng)按下鍵START時(shí)，電機(jī)開始工作，松開時(shí)，電機(jī)停止工作。電路中省去了D/A 轉(zhuǎn)換器使電路變得更加簡潔, 同時(shí)也降低控制器的成本。對于模擬電路方法目前已經(jīng)很少采用，最常用的是單片機(jī)的方法，本論文是基于應(yīng)用專用邏輯電路的方法而展開設(shè)計(jì)的。 參考文獻(xiàn)[1] 樓興華,[C]北京：北京人民郵電出版社 2006.[2] [J]. 半導(dǎo)體技術(shù),2008.[3]汪厚新. 采用FPGA的步進(jìn)電機(jī)控制系統(tǒng)研究[D].碩士學(xué)位論文,西南交通大學(xué),2006.[4][D]．內(nèi)蒙古：內(nèi)蒙古大學(xué)，2005．[5] [EB/OL]. ，2010. .[6][EB/OL]. ，.[7] 張廣益，郭前剛．《電機(jī)學(xué)》[M]．重慶．重慶大學(xué)出版社，2006：247251．[8]邢建平，[M] .北京：清華大學(xué)出版社，2005.[9] 潘松，黃繼業(yè)．《DEA技術(shù)實(shí)用教程》[M]．北京：北京科學(xué)出版社，2002：145146．[10] 甘歷．《VHDL應(yīng)用與開發(fā)實(shí)踐》[M]．北京：北京科學(xué)出版社, 2003：101．[11] 楊天明，陳杰．《電機(jī)與拖動》[M]．北京：中國林業(yè)出版社，[12][D]. 碩士學(xué)位論文,江南大學(xué), 2006.[13]陳俊碩，劉景林，[J].微電機(jī)，2009,42(10):2425.[14]梁迎春，[J].微特電機(jī)，2007,35(7):5558.
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1