先進emc的pcb設計和布局第8部分(已修改)
2025-07-08 06:33 本頁面
【正文】 先進EMC的PCB 設計和布局 第8部分上半部 一些多方面的最終問題 這是8篇關于印刷電路版PCB設計和布局中在電磁兼容性EMC的實踐驗證過的設計技術系列文章中的最后一篇。這個系列適合將在PCB上構造的電子電路的設計人員，并可作為PCB設計人員的課程。本系列覆蓋了所有的應用領域，包括家用電器、商業(yè)/醫(yī)學/工業(yè)設備、以及從汽車、鐵路、船只到航空和軍事領域。 PCB技術在以下方面是很有用的： 減少（或消除）封閉層次的屏蔽以節(jié)省成本； 減少設計迭代的次數(shù)，從而減少上市時間和遵從標準的成本； 改進位于同一位置的無線數(shù)據(jù)通信 (GSM、DECT、藍牙、IEEE )的有效范圍； 使用甚高速設備或大功率數(shù)字信號處理 (DSP)； 使用最新的IC技術(130nm或90nm芯片處理，“芯片尺度”包裝等)。 本系列覆蓋的主題包括：；；；；，包括埋入式電容技術；；，包括微經由技術； 。 本文是這個系列的最后一部分，希望讀者閱讀后，能找到一些感興趣或有用的東西。在此前，電磁兼容雜志發(fā)表的 電磁兼容技術設計系列文章 [1]就包括了一節(jié)PCB設計和布局，但僅僅覆蓋了PCB中最基本的EMC技術，即無論電路有多簡單，所有PCB都必須遵循的技術。那個系列已經發(fā)布。該作者發(fā)表的其它文章和書籍也涉及到PCB的基本EMC問題。 與上面的文章一樣，本系列也不會將太多的時間花費在分析這些技術為何有效的方面，而是集中于描述它們的實際應用，以及適用的條件。但這些技術是在實踐中經過世界上無數(shù)設計人員驗證過的，這些技術為何有效，是為學術界了解的，因此可以放心使用。本系列描述了少數(shù)還沒有完全檢驗過的技術，在適當?shù)臅r候，我們會指出。 本系列本部分的內容：1 到PCB的電源連接2 低介電常數(shù)（LowK）絕緣材料3 芯片尺寸包裝（Chipscale packages，CSP）4 板上芯片（Chiponboard，COB）5 PCB上的散熱（Heatsink） 散熱的EMC效應 散熱RF共振 將散熱結合到PCB平面 組合屏蔽和散熱 其它有用的散熱技術 電源設備的散熱6 包裝共振7 消除釘子床（bedofnails）的測試墊或飛線探針測試（flying probe testing）8 未使用的I/O針腳9 晶體和震蕩器10 IC技巧11 傳輸線兩端端結的定位12 電磁帶寬間隙（Electromagnetic Band Gap，EBG）13 一些最終的PCB設計問題14 注意制造商修板面設計或板層15 考慮EMC設計的未來檢驗 在設計圖上標記EMC設計特征或關鍵部分 EMC設計的質量控制過程16 具有EMC能力的質量控制、變更控制、成本降低17 折中18 參考文獻19 一些有用的深入信息源1 到PCB的電源連接 所有攜帶電源和OV的PCB連接器都應該使用鄰接其電源的針腳和OV連接。如果連接器較長，就應該有大量的電源/OV針腳對沿著整個長度分布，如果連接器還比較寬，就還應該有大量的電源/OV針腳對沿著整個區(qū)域分布。 理想時每個信號針腳都應該有一個鄰接的電源/0V針腳對，但由于成本和空間約束，通常僅對關鍵信號才這樣作，諸如高速（例如Gb/s）互連。為Gb/s互連使用差分線對可以放寬這個約束，可以為每兩個或更多的信號設置一個電源/0V線對。差分線對(在其驅動器、PCB跡線、連接器針腳和外部連接電纜中，參見[6]中的不均衡越低，對于給定EMC性能水平，給定數(shù)目的信號需要的電源/OV針腳對就越少。 圖8A 10個連接端子的例子 這個例子不均勻雙端子，高數(shù)字速率或頻率信號不是很好電源出/入針腳信號總是靠近0V針 解耦電容 (通常為10 100nF)應該放置在電源和接地之間，緊靠連接器針腳的每個電源/OV對。在主電源進入PCB的地方，應該放置一個大容量解耦器。在過去，高于470nF的大容量解耦一般用電解質電容完成，現(xiàn)在可以用
物理相關推薦
鄂ICP備17016276號-1