ad9854中文數(shù)據(jù)手冊(已修改)
2025-07-07 05:57 本頁面
【正文】 AD9854特征300M內(nèi)部時鐘頻率可進(jìn)行頻移鍵控（FSK），二元相移鍵控（BPSK），相移鍵控（PSK），脈沖調(diào)頻（CHIRP），振幅調(diào)制（AM）操作正交的雙通道12位D/A轉(zhuǎn)換器超高速比較器，3皮秒有效抖動偏差外部動態(tài)特性：80 dB無雜散動態(tài)范圍（SFDR）@ 100 MHz (177。1 MHz) AOUT4倍到20倍可編程基準(zhǔn)時鐘乘法器兩個48位可編程頻率寄存器兩個14位可編程相位補(bǔ)償寄存器12位振幅調(diào)制和可編程的通斷整形鍵控功能單引腳FSK和BPSK數(shù)據(jù)輸入接口PSK功能可由I/O接口實(shí)現(xiàn)具有線性和非線性的脈沖調(diào)頻（FM CHIRP）功能，帶有引腳可控暫停功能具有過渡FSK功能在時鐘發(fā)生器模式下，有小于25 ps RMS抖動偏差可自動進(jìn)行雙向頻率掃描能夠?qū)π盘栠M(jìn)行sin(x)/x校正簡易的控制接口： 可配置為10MHZ串行接口，2線或3線SPI兼容接口或100MHZ 8位并行可編程接口具有多路低功耗功能單輸入或差分輸入時鐘小型80腳LQFP 封裝應(yīng)用便攜式頻率特性分析儀可編程時鐘發(fā)生器應(yīng)用于雷達(dá)和掃頻系統(tǒng)的脈沖調(diào)頻信號源測試和測量設(shè)備商業(yè)和業(yè)余的射頻（RF）發(fā)射機(jī)概述 AD9854數(shù)字合成器是高集成度的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器通過數(shù)字化編程可以輸出I、Q兩路合成信號。在高穩(wěn)定度時鐘的驅(qū)動下，AD9854將產(chǎn)生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號，作為本振用于通信，雷達(dá)等方面。AD9854的DDS核具有48位的頻率分辨率（在300M系統(tǒng)時鐘下，頻率分辨率可達(dá)1uHZ）。輸出17位相位截斷保證了良好的無雜散動態(tài)范圍指標(biāo)。AD9854允許輸出的信號頻率高達(dá)150MHZ，而數(shù)字調(diào)制輸出頻率可達(dá)100MHZ。通過內(nèi)部高速比較器正弦波轉(zhuǎn)換為方波輸出，可用作方便的時鐘發(fā)生器。器件有兩個14位相位寄存器和一個用作BPSK操作的引腳。對于高階的PSK調(diào)制，可通過I/O接口改變相位控制字實(shí)現(xiàn)。具有改進(jìn)DDS結(jié)構(gòu)的12位I和Q通道D/A轉(zhuǎn)換器可以提供較大的帶寬并有較好的窄帶無雜散動態(tài)范圍（SFDR）。如果不使用Q通道的正交功能，它還可以通過配置，由用戶編程控制D/A轉(zhuǎn)換。當(dāng)配置高速比較器時，12位D/A輸出的方波可以用來做時鐘發(fā)生器。它還有兩個12位數(shù)字正交可編程幅度調(diào)制器，和通斷整形鍵控功能，并有一個非常好的可控方波輸出。同時脈沖調(diào)制功能在寬帶掃頻中也有重要應(yīng)用。AD9854的300M系統(tǒng)時鐘可以通過4X和20X可編程控制電路由較低的外部基準(zhǔn)時鐘得到。直接的300M時鐘也可以通過單端或差分輸入。AD9854還有單腳輸入的常規(guī)FSK和改進(jìn)的斜率FSK輸出。 AD9854采用節(jié)省空間的80腳LQFP表面裝配封裝和改進(jìn)散熱的80腳LQFP封裝。AD9854的引腳與AD9852的單頻信號發(fā)生器模式相兼容。AD9854的特定操作允許溫度是工業(yè)級范圍：40到85攝氏度。引腳配置和功能描述圖1 管腳配置表1 引腳功能描述表引腳號記述功能描述1 to 8D7 to D0八位并行可編程數(shù)據(jù)輸入。只用于并行可編程模式。9, 10, 23, 24, 25, 73, 74, 79, 80DVDD連接數(shù)字電路電源輸入。11, 12, 26, 27, 28, 72, 75, 76, 77, 78DGND連接數(shù)字電路的回路地。 與模擬地具有相同的電位。13, 35, 57, 58, 63NC沒有內(nèi)部連接。14 to 19A5 toA0可編程寄存器的六位地址輸入。 僅用于并行可編程模式。引腳 17 (A2), 18 (A1), Pin 19 (A0)在選擇串行模式時還有第二功能，后面有具體描述。(17)A2/IO RESET串行通信總線的I/O允許復(fù)位端，由于編程協(xié)議的不成熟而沒有應(yīng)答信號產(chǎn)生。 在這種方式下復(fù)位及不影響以前的編程設(shè)置也不影響表7中的默認(rèn)編程設(shè)置。高電平時復(fù)位有效(18)A1/SDO單向串行數(shù)據(jù)輸出端。應(yīng)用于3線串行通信模式中。(19)A0/SDIO雙向串行數(shù)據(jù)輸入/輸出端。應(yīng)用于2線串行通信模式中。20I/O UD CLK雙向I/O更新時鐘。方向的選擇在控制寄存器中設(shè)置。如果作為輸入端， 時鐘上升沿將I/O端口緩沖器的內(nèi)容傳送到可編程寄存器。如果作為輸出端(默認(rèn)), 輸出一八個系統(tǒng)時鐘周期的單脈沖 (由低到高) 表示內(nèi)部頻率更新已經(jīng)發(fā)生。21WR/SCLK寫并行數(shù)據(jù)到I/O端口寄存器。復(fù)用功能為SCLK時，串行時鐘與串行總線相結(jié)合，數(shù)據(jù)在時鐘上升沿鎖存。 當(dāng)選擇并行模式時這個管腳復(fù)用為WR功能。模式選擇在第70腳 (S/P 選擇)。22RD/CSRD/CSFSK/BPSK/HOLDSHAPED KEYINGAVDD AGNDVOUTVINP VINN IOUT1 IOUT1IOUT2 IOUT2DACBPDAC RSETPLL FILTERDIFF CLK ENABLEREFCLK REFCLKS/P SELECT MASTER RESET從可編程寄存器中讀出并行數(shù)據(jù)。復(fù)用功能為CS時， 片選端與串行可編程總線相結(jié)合，低電平有效。當(dāng)選擇并行模式時這個管腳復(fù)用為 RD 功能。 29FSK/BPSK/HOLD多功能復(fù)用引腳。其功能操作模式由可編程控制寄存器選擇。在FSK模式時，低電平選擇 F1，高電平選擇 F2。在 BPSK模式時，低電平選擇相位1，高電平選擇相位2。在CHIRP模式時，高電平使能HOLD功能， 保持當(dāng)前頻率和停止后的狀態(tài)。 將管腳電平置低可重起CHIRP功能。30SHAPED KEYING使用此管腳必須在可編程控制寄存器設(shè)置此功能。高電平時，在預(yù)先設(shè)定的頻率下I和Q通道輸出從0上升到滿幅的信號。低電平時，在預(yù)先設(shè)定的頻率下I和Q通道輸出從滿幅下降到0標(biāo)度的信號。31,32,37,38,44,50,54,60,65AVDD連接模擬電路的電壓輸入。 。33,34,39,40,41,45,46,47,53,59,62,66,67AGND連接模擬電路的回路地。 與數(shù)字地具有相同的電位。36VOUT
法律信息相關(guān)推薦
鄂ICP備17016276號-1