fpga競(jìng)爭(zhēng)冒險(xiǎn)詳解(已修改)
2025-07-06 18:34 本頁(yè)面
【正文】 1 引言 現(xiàn)場(chǎng)可編程門陣列(FPGA)在結(jié)構(gòu)上由邏輯功能塊排列為陣列，并由可編程的內(nèi)部連線連接這些功能塊，來(lái)實(shí)現(xiàn)一定的邏輯功能。 FPGA可以替代其他PLD或者各種中小規(guī)模數(shù)字邏輯芯片在數(shù)字系統(tǒng)中廣泛應(yīng)用，也是實(shí)現(xiàn)具有不同邏輯功能ASIC的有效辦法。FPGA是進(jìn)行原型設(shè)計(jì)最理想的載體，原型機(jī)的最初框架和實(shí)現(xiàn)通過(guò)PFGA來(lái)驗(yàn)證，可以降低成本、縮短開發(fā)周期。利用FPGA的可重配置功能，可以在使用過(guò)程中，在不改變所設(shè)計(jì)的設(shè)備的硬件電路情況下，改變?cè)O(shè)備的功能。但和所有的數(shù)字電路一樣，F(xiàn)PGA電路中也存在毛刺問(wèn)題。它的出現(xiàn)會(huì)影響電路工作的可靠性、穩(wěn)定性，嚴(yán)重時(shí)會(huì)導(dǎo)致整個(gè)數(shù)字系統(tǒng)的誤動(dòng)作和邏輯紊亂。在此詳細(xì)論述了解決此問(wèn)題的多種方法。2 FPGA的功能和結(jié)構(gòu)特點(diǎn) FPGA的功能 FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，在工作時(shí)，這些配置數(shù)據(jù)存放在片內(nèi)的SRAM或者熔絲圖上。使用SRAM的FPGA器件，在工作前需要從芯片外部加載配置數(shù)據(jù)，這些配置數(shù)據(jù)可以存放在片外的EPROM或其他存儲(chǔ)體上，人們可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能。圖1 實(shí)際邏輯電路圖2 LUT的實(shí)現(xiàn)方式 FPGA的結(jié)構(gòu)特點(diǎn) FPGA使用了可編程的查找表(Look Up Table ,LUT)結(jié)構(gòu)，LUT是可編程的最小邏輯構(gòu)成單元。大部分FPGA采用基于SRAM的查找表邏輯形成結(jié)構(gòu)，就是用SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)來(lái)構(gòu)成邏輯函數(shù)發(fā)生器。圖2分別是4輸入LUT的實(shí)際邏輯電路和LUT的實(shí)現(xiàn)方式。FLEX10KE系列器件的結(jié)構(gòu)和工作原理在Altera的FPGA器件中具有典型性，下面以此類器件為例，介紹PFGA的結(jié)構(gòu)。其內(nèi)部結(jié)構(gòu)如圖3所示:圖3 FLEX10KE內(nèi)部結(jié)構(gòu) FLEX10KE內(nèi)部結(jié)構(gòu)包含嵌入式陣列塊(EAB，Embedded Array Block)、邏輯陣列塊(LAB，Logic Array Block)、快速通道(Fast Track)互連和輸入/輸出單元(I/O Element,IOE)四部分。(1) 嵌入式陣列用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器及復(fù)雜的邏輯功能，如數(shù)字信號(hào)處理、微控制器等。嵌入式陣列由一系列嵌入式陣列塊(EAB)構(gòu)成。EAB是在輸入輸出口上具有寄存器的能變形的RAM塊。(2) 邏輯陣列用來(lái)實(shí)現(xiàn)普通邏輯功能，如計(jì)數(shù)器、加法器、狀態(tài)機(jī)等。邏輯陣列由一系列邏輯陣列塊(LAB)構(gòu)成。每個(gè)LAB包含八個(gè)LE和一些局部互連。LAB 構(gòu)成了FLEX10KE的“粗粒度”結(jié)構(gòu)，有利于EDA軟件進(jìn)行布局布線，優(yōu)化器件的利用，提高性能。LE是FLE
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1